采用FPGA设计SDH设备时钟.pdfVIP

集成电路应用 采用FPGA设计SDH设备时钟 唐石平,臧大军,朱俊明 (清华大学 电子工程系 北京 ) , 100084 摘 要:介绍了一种采用 FPGA设计的SDH设备时钟的构成及设计原理;并给出了相关的测试 结果;测试结果表明该 SDH设备时钟完全满足 ITU-TG.813建议规范的各项时钟指标要求。 关键词:现场可编程门阵列 同步数字体系 SDH设备时钟 ITU-TG.813建议 全数字式锁相环 设备时钟 是 光传输系统的重要组成 并且能够在三种模式之间进行平滑切换。由于 SDH (SEC) SDH ITU-T 部分,是 设备构建同步网的基础,也是同步数字体 建议规定的 带宽较窄 ( 带宽在 SDH G.813 SEC -3db 1～10Hz 系 可靠工作的前提。 的核心部件由锁相环构 内),且需要在三种工作模式下输出稳定的时钟,同时还 (SDH) SEC 成。网元通过锁相环跟踪同步定时基准,并通过锁相环 要保证在三种模式切换过程中输出时钟稳定 (即平滑切 的滤波特性对基准时钟在传输过程中产生的抖动和漂 换),采用模拟锁相环 ( )很难实现。因此一般采用 APLL 移进行过滤。而当基准源不可用时,则由 提供本地 数字锁相环 ( )实现 [2];也有许多芯片厂商直接 SEC DPLL SEC 的定时基准信息,实现高质量的时钟输出。 采用单片集成电路芯片实现 SEC,如 SEMTECH公司的 [1] [3] SEC需要满足 ITU-TG.813建议 中的相关指标要 ACS8520 等。 求。SEC可以工作在 自由振荡、跟踪、保持三种模式下, 本文介绍一种采用单片现场可编程 门阵列 (FPGA) !!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!! (接上页) 对局部图像进行统计,然后和全局图像统计数据进行比 较,最后决定是否对该区域进行均衡。但这超出了本文 的论述范围。 参考文献 北京 电子工业出 1GonzalezR C.Digitalimageprocessing. : 版社,2003 2XAPP134(V3.4).Synthesizablehigh-performanceSDRAM controllers.Xilinx公司,2005