智能电子设计实验四(ZZH).doc

实验Proteus Professional 7.1软件。 实验地点 白龙校区综合实验楼三楼相关实验室。 实验说明和软件介绍 基于高性能网表的PCB 设计软件完全补足ISIS。结合元件自动布置和高效的撤消和重新自动布线。ARES 也支持手动布线，系统限制相对较少。 实验过程 在ISIS 中完成原理图。本实验为了节省时间，使用Proteus的SAMPLES中自带的ISIS原理图，进行ARES PCB 设计。（备注：由于…\SAMPLES\Schematic PCB Layout\Cpu.DSN原理图的元件比较丰富，且大多元件的封装已经设定，所以采用此ISIS文件。Schematic PCB Layout文件夹中包含许多已经设计好的网络表、PCB等其它文件，因此本次实验事先把Cpu.DSN文件复制到指定的空文件夹中进行操作，了解操作过程中文件夹中文件的变化。） 在ISIS中打开Cpu.DSN文件。如下图 元件清单： 74HC04 74HCT02 2764 6264 8255A CAP CAP ELEC CONN H2 CONN H5 CONN H16 CRYSTAL DIODE RES Z80 7402 7404 对原理图进行必要的修改和设置。 原理图中要加入电源POWER 和地GROUND。POWER 的string 属性设为VDD和 GROUND 的string 属性最好不要空白，根据电路实际情况填入相应的属性,防止出错。 修改封装，在ISIS 中添加元件时，已经自动为该元件配置了一个封装（有部分元件要手动添加封装）。但这个封装并不一定很适合所需的设计，因此需要重新添加。 电气规程检验Electrical Rule Check Netlist Compiler Output中选择File(s)，其它保持默认即可，单击OK 生成网表文件。 紧接的工作就是将网表文件导入到ARES。 方法一：直接在ISIS环境中进入ARES。到菜单Tools － Netlist to ARES，这样就会打开ARES（也可以利工具栏的相应按钮来完成这一操作）。 方法二: 启动ARES，File→Load Netlist 本次实采用第一种方法。下面是ARES 工作界面 左边框是元件列表框，右边黑色区域是PCB图设计的工作区。 设置版框Board Edge, 画一个版框，确定板子的尺寸和形状，本次实验我用2D Graphics Box工具绘制版框。操作方法：选择“2D Graphics Box”工具按钮，在“Layer Selector”下拉列表框选择 。根据实际要求画出所需要形状尺寸。效果如下图: 原点设置。点击下图所示工具按钮，鼠标光标发生变化，在设计区域要设置为原点处单击即可。 放置元件： 设置好板框边界后，就可以在把左边列表框中的元件放置在右边的板框内。注意放置顺序，先放置与结构有关的固定位置的元器件，如电源插座、指示灯、开关、连接件之类，再放置线路上的特殊元件和大的元器件，如发热元件、变压器、IC等。最后放置小器件。本实验采用先手动放置部分器件，再使用自动放置所有元器件，最后手工调整部分元器件位置。 手动放置并调整的的器件如下图： 使用左图所示工具 ，或Tools→Auto Placer，弹出对话框，默认设置。自动放置余下所有元器件。 手动调整元器件位置。 自动布线。Tools→Auto Router PCB板的电气规程检验。 三维显示。： 1