数字电子技术基础考核大纲.docVIP

山东理工大学 《数字电子技术基础A》考核大纲 课程代码：060102 课程类别：** 总学时数：64 学 分：4 适合专业：电类各专业 一、考核要求及命题原则 1.绪论 了解数字信号和模拟信号；了解数制和数制转换；掌握常用BCD码 2. 逻辑代数和函数化简 （1）理解基本逻辑运算与、或、非以及与非、或非运算；理解逻辑函数及其真值表、表达式和逻辑图表示方法。 （2）掌握逻辑代数常用公式、定理和规则；逻辑表达式的类型及其转换。 （3）理解最小项的概念、特点；最简概念；逻辑函数的公式化简法。掌握变量及函数的卡诺图；掌握图形化简法。 3. 逻辑门电路 (1) 掌握半导体二极管和半导体三极管的开关特性； (2) 掌握基本逻辑门电路；理解TTL集成“与非门”的传输特性，主要参数；了解三态门电路及OC门和OD门电路，CMOS反相器及其它门电路。 (3) 理解门电路使用中的几个实际问题。了解编程逻辑器件（PLD）简介 4. 组合逻辑电路 理解组合逻辑的特点；熟练掌握组合逻辑的分析与设计方法 （2）理解编码、译码的概念；编码器、译码器、比较器、算术运算电路、数据选择器、数据分配器的分析与设计； （3）熟练掌握利用集成译码器和数据选择器设计组合逻辑电路 （4）了解用PLD实现组合逻辑电路；理解组合逻辑电路的竞争与冒险 5. 时序逻辑电路 （1）了解双稳态触发器的基本结构及特点；理解双稳态触发器R-S、J-K、D、T、T′触发器的逻辑功能；理解触发器功能间的相互转换；了解触发器的脉冲工作特性及主要参数 （2）了解时序逻辑电路的特点；熟练掌握同步、异步时序逻辑电路的分析方法；熟练掌握同步时序逻辑电路的设计方法。 （3）理解二进制计数器；非二进制计数器；掌握集成计数器功能；熟练掌握用集成计数器设计各种进制计数器；理解寄存器；移位寄存器功能及应用。 （4）了解用PLD实现时序逻辑电路 6. 半导体存储器 （1）了解半导体存储器的特点和分类，掌握RAM的结构、工作原理及RAM存储容量的扩展。（2）了解只读存储器（ROM）分类，掌握ROM的结构和工作原理 7. 脉冲电路 （1）掌握集成555定时器的功能 （2）掌握555构成的施密特电路 （3）掌握555构成的单稳态触发器和多谐振荡器 8. 数/模与模/数转换和编程逻辑器件 （1）了解数/模转换器和模/数转换器的类型、工作原理、性能指标； （2）了解集成D/A、A/D转换器 （3）了解可编程逻辑器件（PLD）的类型、结构及其应用 二、考核内容 1． 考核的范围：…1. 绪论 考核的主要内容：概述、数制与代码 考核的重点：数制转换；常用BCD码 考核的难点：常用BCD码 2． 考核的范围：2. 逻辑代数和函数化简 考核的主要内容：基本逻辑运算和复合逻辑运算；逻辑函数及其描述；逻辑代数的运算法则；逻辑函数表达式的形式及其变换；逻辑函数标准形式；逻辑函数的公式化简法；逻辑函数的卡诺图化简法。 考核的重点：各种基本逻辑运算，逻辑代数常用公式，逻辑函数的公式化简法，变量及函数的卡诺图及图形化简法。 考核的难点: 逻辑函数的公式化简法及图形化简法 3. 考核的范围：3. 逻辑门电路 考核的主要内容：晶体管的开关特性；基本逻辑门电路；TTL逻辑门； MOS逻辑门；编程逻辑器件（PLD）简介 考核的重点：半导体二极管和半导体三极管的开关特性；TTL集成“与非门”的传输特性及主要参数。 考核的难点：半导体二极管和半导体三极管的开关特性 4. 考核的范围：4。组合逻辑电路… 考核的主要内容：概述；组合电路的分析与设计内容；常用组合逻辑电路；组合逻辑电路的竞争与冒险 考核的重点：组合逻辑的分析与设计；利用集成译码器和数据选择器设计组合逻辑电路 考核的难点: 利用集成译码器和数据选择器设计组合逻辑电路 5. 考核的范围：5. 时序逻辑电路… 考核的主要内容：概述；触发器；时序电路的分析；常用时序逻辑电路；时序逻辑电路的设计；用PLD实现时序逻辑电路 考核的重点：稳态触发器R-S、J-K、D、T、T′逻辑功能，同步、异步时序逻辑电路的分析方法；同步时序逻辑电路的设计方法，用集成计数器设计各种进制计数器。 考核的难点: 同步、异步时序逻辑电路的分析方法；同步时序逻辑电路的设计方法，用集成计数器设计各种进制计数器。 6. 考核的范围：6. 半导体存储器… 考核的主要内容：概述；随即存取存储器（RAM）；只读存储器（ROM） 考核的重点：RAM的结构、工作原理及RAM存储容量的扩展，ROM的结构和工作原理 考核的难点: RAM的结构，ROM的结构 7. 考核的范围：7. 脉冲电路… 考核的主要内容：概