[信息与通信]集成电路版图设计基础第4章：寄生参数.pptVIP

school of phye basics of ic layout design 集成电路版图设计基础 basics of IC layout design instructor: Jianghao e-mail:jianghao@fzu.edu.cn 第四章 寄生参数 寄生电容 寄生电阻 寄生电感 器件的寄生参数 * * 导线之间（同层/不同层）、导线与衬底之间都存在平面电容； 上层导线到下层导线、下层导线到衬底之间存在边缘电容。 寄生电容 Capacitance is everywhere. Everything is talking to everything else. 由于尺寸很小，因此这些寄生参数的值也很小。 对于对电容不敏感的电路，不必担心； 不管是CMOS还是双极型，只要涉及高频，寄生会成为问题。 忽略寄生参数会毁掉你的芯片。 导线尽可能短 减少寄生电容的方法： 采用电容最低的金属层 绕过电路走线 寄生电容 减少寄生电容的方法 - 选择金属层 起主要作用的电容通常是导线与衬底间的电容。 如下图，寄生参数可以把电路1的噪声通过衬底耦合到电路2，所以要设法使所有的噪声都远离衬底。 寄生电容 减少寄生电容的方法 - 选择金属层 可以通过改变金属层来获得较小的至衬底的电容，通常最高金属层所形成的电容总是最小的。 另外值得注意的是并不是所有工艺的最高层金属与衬底产生的寄生电容都最小,它还与金属层的宽度等其它因素有关。有些工艺中或许是 M2对地的电容要比 M4的对地电容小,所以我们不能只凭直觉来判断, 一定要通过具体的计算来确认。 寄生电容 97.5 66 24 40 Cap 10um wire 1.5 2.5 3 5 Cap/Unit Area (fF/um2) 6.5 2.4 0.8 0.8 Min. Width M4 M3 M2 M1 Metal 减少寄生电容的方法 - 选择金属层 Modern processes have six or more metal layers. The lower layers are thin and optimized for a tight routing pitch. Middle layers are often slightly thicker for lower resistance and better current-handling capability. Upper layers may be even thicker to provide a low-resistance power grid and fast global interconnect. 寄生电容 Interconnect between units, critical signals Metal 4/5 I/O pads, clock, power, ground Metal 6 Interconnect between cells within units Metal 2/3 Interconnect within cells Metal 1 Purpose Layer 减少寄生电容的方法 – 绕过电路走线 在某些电路的上面布金属线,这是在数字自动布局布线中经常会遇到的情况。 各层金属相互交叠,所以在反相器、触发器等都存在寄生电容。如果不加以干预的话, 只是由布线器来操作, 那么就有可能毁了你的芯片。 在模拟电路版图设计中,我们经常会人为的将敏感信号隔离开来, 尽量避免在敏感电路上面走线,而只是将金属线走在电路之间,这样寄生的参数就小一些且相对容易控制。 在数字版图中，90%的导线一起布置，不必关心它们的功能； 而在模拟版图中，对于某些功能可以不在乎寄生电容，而另一些必须注意。 寄生电容 减少寄生电容的方法 – 绕过电路走线 寄生电容 通过电流密度可以选择导线宽度，电流大小还影响单元间的布线方案。 翻开工艺手册,我们经常能看到每层金属线能够承载的电流。通过这个参数我们可以计算所需要的金属层宽度。例如,有一根信号线需要承载 1毫安的电流,而工艺手册注明每微米可以走 0.5毫安的电流, 那么这根金属层的宽度至少要2微米。 寄生电阻 IR压降： 假设导线的方块电阻Rsqu是0.05Ω, 则 R = Rsqu*L/W = 0.05Ω*（2mm/2um） = 50