[小学教育]在DE2-70上跑uCOS-II的Nios II系统.doc

Lab 1：如何自己用SOPC Builder建立一个能在DE2-70上跑μC/OS-II的Nios II系统? Abstract本文使用Quartus II、SOPC Builder、Nios II EDS从0开始打造一个能在DE2-70上跑μC/OS-II的Nios II系统，初学者可借此范例熟悉Quartus II、SOPC Builder、Nios II EDS的使用，并且了解基于FPGA的嵌入式系统开发流程。 Introduction使用环境：Quartus II 8.1 + Nios II EDS 8.1 + DE2-70 (Cyclone II EP2C70F896C6N) 为什么要从0开始建立一个Nios II系统呢? 1.可以自行对SOPC做优化。 2.很多范例都是纯硬件的Verilog code，需要自行从0开始建立Nios II系统，不能再使用Altera或友晶科技所建立好的Nios II系统。 3.DE2-70并非Altera原厂的开发版，而是友晶科技ODM的版子，很多周边都与Altera原厂的版子不一样，所以很多Altera手册中范例都无法执行，必须要有自己从硬件到软件建立系统的能力，将来才有办法将Altera原厂的范例移植到DE2-70上执行并做优化。 DE2-70开发版 DE2-70系统架构图 ? Lab 1系统架构图最后结果希望在μC/OS-II下实现多线程执行，并且LEDG[17:0]能透过软件被SW[17:0]控制。 Quartus II使用Quartus II建立一个全新的project Step 1：建立一个新project Step 2：Introduction 按Next继续。 Step 3：输入project路径名称、project名称与top module名称 按Next继续。 Step 4：c:/DE2-70/hello_ucosii目录尚未建立，是否建立此目录 按是(Y)继续。 Step 5：加入既有档案到project， 由于我们目前还没有建立任何档案，所以按Next继续。 Step 6：选择FPGA型号 DE2-70使用的FPGA是Cyclone II EP2C70F896C6N，由Altera对FPGA的命名规则可得知：EP2C：Cyclone II70：70家族F：FBGA896：896 pinC6：speed grade 6 按Next继续。 Step 7：选择3rd Party的EDA工具 Quartus II支持3rd Part的EDA工具，如ModelSim，若有用到可在此设定，目前没用到，按 Next继续。 Step 8：最后的Summary 按Finish完成。 SOPC Builder使用SOPC Builder建立一个全新的Nios II系统 Step 9：启动SOPC Builder Step 10：输入System name，并选择Verilog 选择Verilog，表示SOPC Builder会将你稍后所设定的ip，以Verilog表示，若你熟悉VHDL，也可以选择VHDL。这理的设定不限制你日后只能用Verilog或VHDL写code，因为Quartus II本来就允许你Verilog与VHDL混合编程，也就是说Verilog的module可以使用VHDL的entity，VHDL的entity可以使用Verilog的module，最后都能顺利编译。 注意左上角Device Family为Cyclone II，且右上角clk_0为50.0Mhz，虽然Nios II在DE2-70可以只跑50.0MHz，但这等于是CPU降频在跑，正常情况下，Nios II在DE2-70可以跑100.0MHz，所以我们接着打算用PLL将clk倍频成100.0Mhz。 Step 11：加入PLL 产生Nios II CPU与SDRAM所需要的clk，在左侧用鼠标双击PLL加入SOPC。 按下Launch Alteras ALTPLL MegaWizard。 Page1 接受默认值即可，按Next继续。 Page2 接受默认值即可，按Next继续。 Page3 接受默认值即可，按Next继续。 Page4 设定CPU所需要的100MHz clk，将Clock multiplication factor设为2，注意Actual settings出现100.000000Mhz。 使用ALTPLL产生clk有一点需注意，并不是任何clk都可以产生，若ATLPLL可以合成的clk，会在上方出现Able to implement the requested PLL。 按Next继续。 ? Page5 设定SDRAM所需要的100MHz cl