具有中断处理功能的模型机设计实验报告资料.doc

具有中断处理功能的模型机设计实验报告资料.doc

  1. 1、本文档共12页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
具有中断处理功能的模型机设计实验报告资料

目录 一、课程设计目的 3 二、设备 3 三、课程设计原理 3 四、详细设计步骤 8 五、调试运行结果: 11 六、结果分析 12 七、心得体会 12 一、课程设计目的 1.在构成一台完整模型机的基础上,控制真实的外围接口芯片,进行基本的接口实验。 2 .本实验外扩一片8259 接口芯片,完成中断处理功能实验。 3 .掌握中断原理及其响应流程。 4 .掌握8259 中断控制器原理及其应用编程。 二、设备 1.TDN-CM+或 TDN-CM++教学实验系统一台。 2 .接口实验板。 3 .PC 微机一台。 三、课程设计原理 1 .8259 芯片引脚分配图如图 1 所示 图1 · D7~D0 为双向三态数据线 · CS 片选信号线 · A0 用来选择芯片内部不同的寄存器,通常接至地址总线的 A0 。 · RD 读信号线,低电平有效,其有效时控制信息从 8259 读至 CPU。 · WR 写信号线,低电平有效,其有效时控制信息从 CPU 写入至 8259。 · SP/EN 从程序/允许缓冲 · INTA 中断响应输入 · INT 中断输出 · IR0~IR7 8 条外界中断请求输入线。 · CAS2~CAS0 级连信号线。 CS 、A0、RD、WR、D4、D3 位的电平与 8259 操作关系如图 2 所示: 图2 2 .指令系统 本模型机共设计 9 条基本指令及 3 个控制台操作指令。图3列出了基本指令的格式、助记符及其功能。 图3 其中,D 为立即数,P 为外设的端口地址;rs 为源寄存器,rd 为目的寄存器,并规定: 图4 三条控制台指令用两个开关 SWB、SWA 的状态来设置,其定义如下: 图5 3 .根据指令系统要求,设计微程序流程及确定微地址。如图6。 图6 4 . 本实验由于需要断点保护,须设置一个堆栈,特设由R2 寄存器专门做堆栈指针。 5 .由于此中断实验 CPU 还须有一个 INTA 信号、ICF 指令执行完成标志,可以由微代码中的 M23、M24 位来定义。将 ALU 的控制信号 S3、S2、S1、S0 简化为只有 S1、S0 控制,而 ALU 单元的 S3、S2、S1、S0 均由 CPLD 输出。LDDR2 控制信号也简化掉。这样,微指令格式可设计为如表 7.5-3 所示。其中 M24 为 ICF 标志,M23 为 INTA 信号,其为高有效, A 字段原来的 LDDR2 由LDR2 代替,R2-B 代替 B 字段原 RI-B。 图7 6 .要增加中断响应,所以指令译码电路须重新设计。它们全部用一片CPLD 芯片描述。 相应的原理图见 8,9: 图8 图9 其中,图 8 为指令译码电路,全

文档评论(0)

aena45 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档