[工学]济南大学单片机原理课件DPJ_2.pptVIP

2.1 MCS-51单片机硬件组成结构 2.2 8051单片机引脚功能说明 2.3 中央处理器CPU 2.4 并行I/O口结构 2.5 RST/VPD引脚功能 2.1 MCS-51单片机硬件结构 MCS-51硬件配置基本配置： 8位CPU 振荡器和时钟电路 片内4K/8K字节ROM/EPROM、128/256字节RAM 可寻址外部程序存储器和数据存储器各64K字节 二十多个特殊功能寄存器 片内32线并行 I/O接口 2/3个片内16位定时器/计数器 片内中断处理系统（5/6个中断源，2个优先级） 1个片内全双工串行I/O口 位处理功能 2.1 MCS-51单片机硬件结构 MCS-51单片机内部硬件结构 2.2 8051单片机引脚功能说明 采用HMOS工艺的8051单片机采用40条引脚双列直插式封装(DIP)方式，采用CHMOS工艺的80C51单片机还采用方形封装方式。 2.2 8051单片机引脚功能说明 主电源： Vss(20)—电路地电平 Vcc(40)—正常运行和编程校验时为+5V电源 控制、选通或电源复用引脚 RST/VPD (9)—复位信号输入端和备用电源输入端 ALE(30)—地址锁存允许信号端 PSEN(29)—外部程序存储器读选通信号端 EA/VPP (31)—程序存储器选择信号端和编程电源输入端 2.2 8051单片机引脚功能说明 外接晶振或振荡器引脚： XTAL1(19)—片内振荡器反向放大器的输入端，采用外部振荡器时接地。 XTAL2(18)—片内振荡器反向放大器的输出端和内部时钟发生器的输入端。采用外部振荡器时的输入端。 外部时钟方式：外部振荡器输入振荡信号。 2.2 8051单片机引脚功能说明 内部时钟方式：内部一个高增益反相放大器与片外石英晶体(C=30±10PF)或陶瓷谐振器(C=40±10PF)构成了一个自激振荡器。晶体振荡器的振荡频率决定单片机的时钟频率。 频率范围:1.2-12MHZ 2.2 8051单片机引脚功能说明 多功能I/O功能 4个8位并行 I/O 接口引脚 P0口(32-39脚)—8位漏极开路双向并行I/O端口，访问外部存储器时做低8位地址和数据总线复用。不扩展外部存储器，做普通I/O口使用，可带8个TTL负载。 P1口(1-8脚)—8位准双向并行I/O端口，可带4个TTL负载。 P2口(21-28脚)—8位准双向并行I/O端口，访问外部存储器时做高8位地址，不扩展外部存储器，做普通I/O口使用，可带4个TTL负载。 P3口(10-17脚)—具有内部上拉电路的8位准双向并行I/O端口，具有第二特殊功能。 2.3 中央处理器(CPU) 8051的核心部件是一个8位CPU,它是8051的指挥中心、执行机构，读入和分析每条指令，控制单片机的各个部件执行制定的操作。它是由8位算术/逻辑运算部件ALU、布尔处理器、定时/控制部件和若干寄存器等主要部件组成。 2.3 中央处理器(CPU) 算术/逻辑运算部件ALU ALU包括运算器、布尔处理器、累加器A、寄存器B、暂存器、程序状态字PSW寄存器等。 其功能是实现数据的算术/逻辑运算、位变量处理和数据传送等操作。（+、–、×、÷算术运算，与、或、非、异或 逻辑运算、循环移位、位处理） 8051的指令代码不超过3字节，当主频12MHZ时，指令的执行时间为：1us(64条)、2us(45条)、乘除法指令为4us。 2.3 中央处理器(CPU) 专用寄存器 8051内部有工作寄存器、专用寄存器和特殊功能寄存器，本章只介绍专用寄存器。 累加器A(8位) 8051单片机的结构从总体上说是以累加器为中心的，它的累加器在算术运算中存放和提供操作数和存放运算结果，在逻辑操作和数据传送等指令中作为源操作数或目的操作数。大多数指令要通过累加器进行。 但是8051在内部机构上采取了措施，对一部分指令将累加器旁路，使数据从片内地址单元直接传送到寄存器，提高指令执行速度。 2.3 中央处理器(CPU) 寄存器B(8位) 寄存器B一般用于乘除法指令，与累加器配合，作为第二操作数、乘积的高位字节或余数部分。也可用作一般寄存器。 数据指针DPTR(16位) DPTR可以分为DPH、DPL两个独立的两个8位寄存器 用来作访问外部数据存储器的地址寄存器。既可寻址64KB的片外存储器，也可寻址64KB程序存储器的固定数据、表格等单元。 2.3 中央处理器(CPU) 程序状态字PSW(8位) 程序状态字存放指令执行后的标志状态，其结构及各位标志的含义： Cy—高位进位标志。除用于运算结果最高产生进位或借位标志外，还在位处理中作位累加器(C)使用。 AC—辅助进位标志。运算结果从D3位产生进位或借位时置1，常用于BCD码调整。 F0—用户标