大学生电子竞赛设计与实践第一讲幻灯片.ppt

核心原理: 采样定理 组成部分：参考时钟fc 相位累加器 波形数据查询表 D／A转换器 DDS技术原理 = k c . 注：最大频率需满足输出上限， 而最小频率需满足输出步进要求 不能同满足时需分段考虑。 系统方案设计—比较与论证 二、输入设置方案： 设计要求系统具有用户选择预设波形、调控波形和输入存储自定义波形的功能。 方案一：采用键盘输入。这是最基本的方法。优点是输入值精确，实现方便； 但用户自定义输入时难以自由输入想要的特殊波形。 方案二：采用手写板输入。这对于用户输入想要的特殊波形非常方便，但接口电路实现较为复杂，数值输人不够直观。 考虑到键盘输入已能满足波形预设、编辑组合等基本功能，比较后选择方案一。 三、输出显示方案： 方案一：采用LED显示。可以显示有限的符号和数字，不易满足本设计的复杂功能。 方案二：采用字符式LCD显示。可显示较为清晰的字符和数字，基本可以满足设计要求。但在用户输入波形时，无法显示其波形形状。 方案三：采用点阵式LCD显示。可以将用户输入的波形及时显示出来，但编程设计 工作量较大。 综合比较后选择方案二。 系统方案设计—结构框图 单片机 最小系统 键盘输入 LCD显示 FPGA控制 波形 ROM 存储 RAM 数模 转换 低通 滤波 波形选择 幅度控制 频率控制 波形编辑 波形存储 频谱 分析 波形输出 单片机开发板 FPGA开发板 系统硬件设计—电路与参数 一、单片机控制单元 单片机单元可选用89C52开发板(含电源、晶振、复位、键盘、LCD等电路) 单片机单元参数选择与资源配置(端口电压、时钟频率、按键定义、存储容量、显示内容与方式等) AT89C52单片机 单片机单元电路 系统硬件设计—电路与参数 二、FPGA波形产生单元 FPGA单元可选用EP1C6开发板(含电源、晶振、复位、存储器等电路) FPGA单元参数选择与资源配置(时钟频率及PLL配置 、I/O端口及引脚分配、存储容量及定制方式等) 外部晶振：10MHz 系统时钟：可通过PLL配置为：10MHz /20MHz /50MHz /100MHz等 存储器个数：正弦波/三角波各10个 存储器容量：可片内定制或片外配置 10*1000正弦ROM/10*1000三角ROM 用户引脚数：185个 信号I/O端口：4位功能选择信号线 8位频率/4位幅度控制口线 10位外扩存储器地址线 8-10位波形数据总线 时 钟 信 号 与 谐 波 选 择 产 生 模 块 PLL 倍频模块 频率 选择模块 幅值 选择模块 ADDR1 ADDR2 ADDR3 ADDR10 ROM1 ROM2 ROM3 ROM10 信 号 叠 加 模 块 DA 转换 .... .... 晶振 信号 频率 控制 幅度 控制 en1 clk1 clk2 en2 en3 en20 clk3 clk20 FPGA开发板 基于FPGA的正弦波形产生模块 系统硬件设计—电路与参数 三、波形输出单元 波形输出单元由数-模转换器与低通滤波器等电路组成 数-模转换器的选择与参数配置(D/A芯片转换速度、转换精度、输出方式等) 低通滤波器的选择与参数配置(滤波器结构、通带截止频率、输出幅度调节与输出阻抗匹配等) 系统硬件设计—电路原理框图 系统软件设计—思路与流程 K1为（1-3） 频率选择(K2,K3,K4,K5,K6) 输出功能/频率/幅度控制信号 数值输入(K2,K3) FPGA波形产生 N Y Y N 参数设定完成? Y 功能选择 (K1) 系统软件设计—思路与流程 设计实现—实物作品 设计实现—输出波形 设计课题1 —正弦信号发生器 （2005年全国第七届竞赛A题） 一、任务 设计制作一个正弦信号发生器。 二、要求 1、基本要求　 （1）正弦波输出频率范围：1kHz～10MHz； ??? （2）具有频率设置功能，频率步进：100Hz； ??? （3）输出信号频率稳定度：优于10-4； ??? （4）输出电压幅度：在负载电阻上的电压峰-峰值Vopp≥1V； （5）失真度：用示波器观察时无明显失真。 2、发挥部分　 （1）增加输出电压幅度：在频率范围内负载电阻上正弦信号输出电压的峰-峰值Vopp=6V±1V； （2）产生模拟幅度调制(AM)信号：在1MHz-10MHz范围内调制度ma可在10%～100%之间程