FPGA技术讲座大纲.docVIP

FPGA技术讲座（中级） 一、讲座介绍 高性能FPGA系统的设计实现需要研究包括设计方法学、算法和系统结构、代码优化和综合、设计和实现工具等关键问题。只有学习掌握好这几个方面的知识，并深刻理解他们的关系，才能做到从总体上把握全系统，从而设计出满足要求的高性能数字系统。所谓“会当凌绝顶，一览众山小”正是这样一种感觉。 FPGA系统设计实质上是一个同步时序系统的设计，理解时序概念，掌握代码优化与综合技术，正确完整地进行时序约束和分析是实现高性能系统的重要保证。本期课程按照“从宏观到微观，从顶层到底层”的系统设计原则，以“时序分析”和“系统集成”为主线，深入探讨了“FPGA和FPGA数字系统”、“FPGA时序设计与时序分析”、“Virtex-4/5/6高级资源”、“面向时序性能的FPGA代码设计与综合技术”以及“FPGA高速I/O接口时序设计与分析”5大主题。 讲座讲师来自相关领域科研一线，具有扎实的理论功底和丰富的实践经验。课程内容结合了培训课程和培训讲师的科研教学实践，理论丰富，实验合理，可以引导学员快速FPGA数字系统设计更快创建设计缩短开发时间，降低开发成本 ? ◇模拟系统与数字系统 ◇同步系统与异步系统 ◇软件实现与硬件实现 ◇数字系统的性能 ◇基本时序概念（路径、周期和接口，全局时序和时序例外） ◇FPGA数字系统设计流程分析 ◇时序收敛流程分析（设计报告，时序收敛流程，静态时序分析） ◇FPGA基本结构与资源 ◇加法的FPGA实现结构分析 ◇乘法的FPGA实现结构分析 ◇基本滤波器的FPGA实现结构分析 ◇基于FPGA的软硬件协同系统设计环境分析（ISE、EDK和SysGen） 2.2 主题2：FPGA时序设计与时序分析（3学时） 2.2.1 学习目标: FPGA数字系统设计实质上是一个同步时序系统的设计，深入理解掌握时序的概念，并能使用时序约束工具和分析工具对设计进行正确约束和分析，是实现高性能系统的重要保证。 主题２重点学习时序概念以及设计和分析原理，以及如何使用时序约束工具和分析工具对FPGA数字系统的运算性能和I/O性能进行管理，从而满足设计要求。 2.2.2 学习内容 ? ◇路径的概念 ◇时钟偏斜问题 ◇时序约束前要考虑的因素 ◇时序约束方法（输入时序约束、寄存器到寄存器时序约束、输出时序约束、时序例外） ◇时序约束系统（DLL/DCM/PLL/BUFR/PMCD、TNM/TNM_NET属性、时序分组约束） ◇时序约束设计（PERIOD、OFFSET、FROM:TO、时序约束优先级） ◇PERIOD约束分析（门控时钟、单时钟域、双时钟域、多时钟域、DCM输出时钟） ◇FROM:TO (Multi-Cycle)约束分析 ◇OFFSET IN约束分析 ◇OFFSET OUT约束分析 ◇时钟偏移（Clock Skew）分析 ◇时钟不确定性（Clock Uncertainty）分析 ◇异步复位（Reset）路径分析 ◇改善时序性能分析 2.3 主题3：Virtex-4/5/6的新资源（2学时） 2.3.1 学习目标 高性能设计的三要素：(1)尽量利用专用资源；(2)高效的代码技术；(3)合理使用综合工具。Xilinx Virtex4/5/6 FPGA芯片是目前最先进的可编程逻辑器件。主题3介绍Virtex4/5/6提供的新资源和新设计方法，特别是时钟系统和I/O系统的设计方法和设计技巧。 2.3.2 学习内容 ? ◇ Virtex4/5/6结构与资源 ◇ Virtex4/5/6时钟系统 ◇ Virtex4/5/6输入/输出资源 2.４ 主题４：面向时序性能的FPGA代码设计与综合技术（2学时） 2.4.1 学习目标 高性能设计的三要素：(1)尽量利用专用资源；(2)高效的代码技术；(3)合理使用综合工具。所有高端FPGA综合工具（如Synplify和Xilinx XST）通常不允许推译最好、最新的FPGA资源（如DSP48E、BRAM等）。综合工具厂商很难跟上FPGA资源的快速发展，不能指望综合工具能够推译构建出所有的功能。因此，良好的代码描述以及正确使用综合工具是设计高性能系统的重要保证。 在主题4中，将学习Spartan-3、Virtex-4、Virtex-5 和Virtex-6系列FPGA的代码优化设计和综合技术，以达到提高设计性能，节省器件资源的目的。 2.4.2 学习内容 ◇ HDL语言概述 ◇ FPGA高性能设计三要素 ◇ FPGA资源推译与例化 ◇ FPGA同步设计与层次化管理 ◇ FPGA代码的选择分支 ◇ 其他常用FPGA代码优化技术 ◇ Virtex-4/Spartan-3的寄存器推译原则（Reset、Set和CE信号的优化编码与综合技术） ◇ Virtex-4/Spartan