第3章单片机的结构及原理2013章节(1936KB).ppt

微机原理与接口技术 第三章 单片机的结构及原理 5. 堆栈指针SP，8位。它总是指向栈顶。 80C51单片机的堆栈常设在 30H~7FH 这一段RAM中。堆栈操作遵循“后进先出”的原则，入栈操作时，SP先加1，数据再压入SP指向的单元。出栈操作时， 先将SP指向的单元的数据弹出，然后，SP再减1，这时SP指向的单元是新的栈顶。 堆栈的操作有两种方式： 一种是指令方式，即使用堆栈操作指令进行“进／出栈”操作。用户可根据其需要使用堆栈操作指令对现场进行保护和恢复。 另一种是自动方式，即在调用子程序或产生中断时，返回地址（断点）自动进栈。程序返回时，断点地址再自动弹回 PC 。这种堆栈操作不需用户干预，是通过硬件自动实现的。 3.3.3 专用寄存器SFR 微机原理与接口技术 第三章 单片机的结构及原理 3.4 输入/输出端口结构 3.4.2 P1口 3.4.1 P0口 3.4.3 P2口 3.4.4 P3口 3.4.5 端口负载能力和接口要求 微机原理与接口技术 第三章 单片机的结构及原理 P0.X 锁存器 D Q Q CL 0 1 MUX VCC 1 P0.X 引脚 控制 地址/数据 读锁存器 读引脚 写锁存器 内部总线 T1 T2 3.4.1 P0口 P0口是一个三态双向口, 可作为地址/数据分时复用口, 也可作为通用I/O接口。 其1位的结构原理如下图。 1 1 0 1 0 1 0 0 微机原理与接口技术 第三章 单片机的结构及原理 P0口由8个这样的电路组成：锁存器起输出锁存作用, 8个锁存器构成了特殊功能寄存器P0；场效应管（FET）T1、 T2组成输出驱动器，以增大带负载能力；三态门1是引脚输入缓冲器; 三态门2是用于读锁存器端口。 一、当系统不进行片外的ROM扩展，也不进行片外RAM扩展时，P0用作通用I/O口。 此时，单片机硬件自动使控制C=0，MUX开关接向锁存器的反相输出端。 二、当系统进行片外的ROM扩展或进行片外RAM扩展, P0用作地址/数据总线分时复用。 此时，单片机内硬件自动使C=1，MUX开关接向地址/数据端。 3.4.1 P0口 微机原理与接口技术 第三章 单片机的结构及原理 作输出口时，CPU执行口的输出指令，内部数据总线上的数据在“写锁存器”信号的作用下由D端进入锁存器，经锁存器的反向端送至场效应管T2，再经T2反向，在P0.X引脚出现的数据正好是内部总线的数据。 作输入口时，数据可以读自口的锁存器，也可以读自口的引脚。这要根据输入操作采用的是“读锁存器”指令还是“读引脚”指令来决定。 CPU在执行“读—修改—写”类输入指令时（如：ANL P0，A），内部产生的“读锁存器”操作信号，使锁存器Q端数据进入内部数据总线，在与累加器A进行逻辑运算之后，结果又送回P0的口锁存器并出现在引脚。读口锁存器可以避免因外部电路原因使原口引脚的状态发生变化造成的误读。 3.4.1 P0口－通用输/入输出 微机原理与接口技术 第三章 单片机的结构及原理 CPU在执行“MOV”类输入指令时(如：MOV A, P0)，内部产生的操作信号是“读引脚”。注意，在执行该类输入指令前要先把锁存器写入“1”，使场效应管T2截止，使引脚处于悬浮状态，可以作为高阻抗输入。否则，在作为输入方式之前曾向锁存器输出过“0”，则T2导通会使引脚箝位在“0”电平，使输入高电平“1”无法读入。 所以，P0口在作为通用I/O口时，属于准双向口。 3.4.1 P0口－通用输入/输出 微机原理与接口技术 第三章 单片机的结构及原理 CPU在执行输出指令时，低8位地址信息和数据信息分时地出现在地址/数据总线上。P0.X引脚的状态与地址/数据线的信息相同。 CPU在执行输入指令时，首先低8位地址信息出现在地址/数据总线上，P0.X引脚的状态与地址/数据总线的地址信息相同。然后，CPU自动地使转换开关MUX拨向锁存器，并向P0口写入FFH，同时“读引脚”信号有效，数据经缓冲器进入内部数据总线。 可见，P0口作为地址/数据总线使用时是一个真正的双向口。 3.4.1 P0口－地址/数据复用 微机原理与接口技术 第三章 单片机的结构及原理 R T P1.X 锁存器 D Q Q CL VCC P1.X 引脚 读锁存器 读引脚 写锁存器 内部总线 T P1口是一个三态双向口, 可作为通用I/O接口。 其1位的结构原理如下图。 3.4.2 P1口 1 0 1 0 1 0 微机原理与接口技术 第三章