第6章节集成电路版图设计概述课件(1288KB).pptVIP

第6章 版图设计概述及L-Edit简介 集成电路版图设计工作非常复杂，掌握集成电路的版图设计技术不可能毕其功于一役，必须循序渐进。在学习中不可能一次将所有细节都搞清楚，有时我们需要忽略一些细节，而只关心问题的主要方面，细节问题待以后学习。 下面我们先认识一下实际版图。 看两个用L-Edit设计的版图的例子： 版图之一 版图之二 上面的版图有些复杂，看不清图形的细节，下面我们先从认识简单的单元电路的版图开始，学习版图的设计方法. NMOS 管的版图 N select P select Active Poly-silicon Metal P-sub PMOS Nwell CMOS-工艺的 横向-PNP P-Well N-Well p+ N-Well p P+ P+ P+ N+ P+ CMOS反相器的标准单元 N Well P select Active Poly-silicon N select Metal 1 互补输出与非门标准单元 用L-Edit设计全定制版图 L-Edit的是Tanner EDA 开发的功能功能强大的版图设计工具。 L-Edit Pro 组成模块： ?Layout Editor Design Rule Checker Layout vs. Schematic Device Extractor Standard Cell Place Route CMOS Library Macro Library L-Edit Pro L-Edit Pro是Tanner EDA软件公司所出品的一个IC设计和验证的高性能软件系统，具有高效率，交互式等特点，强大而且完善的功能包括从IC设计到输出，以及最后的加工服务，完全可以媲美百万美元级的IC设计软件。 L-Edit Pro包含IC设计编辑器、自动布线系统、DRC设计规则检查器、netlist网表提取器、设计布局与电路netlist的比较器，这些模块组成了一个完整的IC设计与验证解决方案。 L-Edit Pro丰富完善的功能为每个IC设计者和生产商提供了快速、易用、精确的设计系统。 L-Edit Pro Layout Editor L-Edit Pro可以全订制编辑布局电路。对于全世界使用 PC 来做 IC 设计和验证的工程人员而言, Tanner EDAs L-Edit Pro 具备有全部的功能来完成整个流程。 在业界里, L-Edit Pro 提供了IC设计和验证的解决方案，可应用于类比,混合讯号,微电子等方面的设计。L-Edit Pro 包含有IC设计、编辑、验证、自动放置与布线,全部集成为一套强大的软件。所以设计者能够快速且容易的完成整个设计流程。尤其是它的操作更是容易,不用花费很多的时间去学习。对于操作环境,允许使用者根据自己的喜好去自定义热键或显示颜色等的设置。支持业界标准的文件格式, GDSII, CIF, SPICE和 EDIF 都支持,其显示 Layout 的能力更是快速。 ? DRC (Design Rule Checker) 线上设计规则的检查器，确定布局图形符合设计要求。 L-Edit/DRC 是一个可根据不同制造厂所提供的设计规则design rule 去检验 layout 是否符合正确的软件, 它也可以去撰写这些design rule. 透过图形界面它可容易的设置,也能汇入 DracularR script。检查的范围包含整个芯片,甚至能检查某特定范围。当前它支持有 90 度及 45 度的几何图形。如果检查出有错误的话, 这些结果可显示在窗口上,可利用 DRC Error Navigator (设计规则检查错误浏览器)去浏览并连到错误的地方去更改.它也可汇入 CalibreR DRC 结果。 LVS(Layout vs. Schematic) ? 比较布局和电路的netlist网表内容是否相同的工具。 LVS(Layout vs. Schematic) 能够精确且有效的比对两个 SPICE netlist 是否有相等的电路描述。使用者可以列举拓朴信息, 参数值以及几何数值去比对 netlist。指定 pre- 和 post-iteration match （预多重比对和后多重比对）可以加速比对的过程。LVS 支持前置处理选项, 能将 netlist 最佳化处理,然后再去比对。这些选项可以让 LVS 配合用 SPICE描述功能相等但结构不同的电路。LVS 可以读入 T-Spice, H-Spice 或 P-Spice 格式的netlist网表文件,也支持所有组件种类以及主要的参数。要比对的两个 netlist 可以是不同的格式。 Device Extract 组件特性提取器，可以生成电路串接文件，可以从布局图形中，提取组件特性，包