第4章 主存储器 掌握 6 2习题学时.pptVIP

本章重点 第4章 主存储器 4.3 主存储器的技术指标 4.4 主存储器的基本操作 4.5 读/写存储器 4.5 读/写存储器 3. SRAM 与 DRAM的比较 SRAM：集成度低，功耗大，封装引脚多，尺寸大， 速度快，只要不断电信息不会丢失。价格较贵 DRAM：集成度高，功耗小，封装引脚少，尺寸小， 速度低，靠电容保存信息，信息易丢失，必须在2MS 内全部刷新一次。价格便宜。 4.6 半导体存储器的主要应用 4.7 DRAM的研制与发展 4.8 半导体存储器的组成与控制 4.9 多体交叉存储器 总结 1.存储器的分类 2.静态、动态存储器的存取原理 3.存储器与CPU的连接 4.作业 4.1、4.2、4.3、4.5、4.6、4.7、4.8、4.10 * 计算机组成原理与结构 * 计算机组成原理与结构 存储器层次结构是组成原理这门课的重点，主存芯片的字扩展和位扩展方案设计 ? 掌握 双口RAM和多模块存储器 熟练掌握 主存与CPU的连接 这是解决主存扩展问题的基础 了解 只读存储器 知道有PROM、EPROM、EEPROM等不同种类的ROM 掌握 半导体随机存取存储器 1.?????? SRAM存储器的工作原理 2.?????? DRAM存储器的工作原理 注意DRAM刷新相关问题，以及SRAM和DRAM的对比 理解 存储器的层次化结构 理解Cache-主存-外存的层次结构设计的原理和目的 识记 存储器的分类 包括各种不同的分类方式，不同存储器的对比 4.1 主存储器处于全机中心地位 4.2 主存储器分类 1.随机存储器 random access memory RAM 2.只读存储器 read only memory ROM 3.可编程的只读存储器 programmable ROM PROM 4.可擦除可编程只读存储器 erasable PROM EPROM 5.电可擦除可编程只读存储器 electrically EPROM E2PROM 1. 主存容量 以字或字节为单位表示的存储单元总数。 1K=1024=210、1M=1024K=220、1G=1024M=230 1字节--- 8位二进制数 存储字---计算机可寻址的最小单位，一般是8的倍数。 32位地址线最多可寻址 4G。 字长—一个存储字所包含的二进制位数。 2.存储速度 （1）存取时间：启动一次存储器操作到完成操作所经历的时间. （2）存储周期：连续两次独立的存储操作所需的最小时间间隔。一般略大于存取时间。 1. 读（取）操作 存储器?CPU。 2. 写（存）操作 CPU?存储器。 一般情况下CPU的速度快于主存 CPU 读写 Ready 主存储器 地址总线 数据总线 控制总线 AR DR 1. 静态存储器SRAM 6管静态存储单元，MOS管工作在截止状态和饱和状态。 T1 T2 记录信息， T3 T4 相当于电阻， T5 T6 是读写控制门。 字选择：地址译码选择 位线：数据输入输出。 位线1 位线2 VDD VGG VSS 字选择线 T1 T2 T3 T4 T5 T6 0 1 0 1 MOS静态存储器结构 16*1 bit DIN WR DOUT CS 位线1 位线2 字选择线 VDD VGG VSS T1 T2 T3 T4 T5 T6 列选择线 存储单元 存储单元 写入电路 读放 X 译码器 A0 A1 0 3 Y 译 码 器 A2 A3 0 3 T7 T8 T7 T8 T7 T8 T7 T8 VDD VGG VSS T1 T2 T3 T4 T5 T6 A3A2A1A0=0000 MOS静态存储器开关特性 静态存储器的片选、读写允许、地址和写入数据在时间上有一定的要求。 读周期：先给出地址AD和片选信号，配合读写控制信号，之后才能读出数据。 写周期：先给出地址AD和片选信号，配合读写控制信号，之后才能写入数据。 2. 动态存储器 DRAM 单管动态存储单元 写入：T导通，位线上的数据对CS充电（1带电荷，0不带电荷）。 T截止：0或1被保存到CS上。 读出： T导通，CS上的电荷流到数据线上。读出是破坏性的，电荷流走，就不存在了。必须读后马上重写。 由于靠电容上的电荷保存信息，电容有漏电现象，时间长信息会丢失。 解决方法：不断(2MS以内)重写刷新。 数 位线 据 线 VDD