采用高效LDO为亚微米CMOS负载供电.pdfVIP

栏目编辑I 韩汝水l 采用高效LDO为亚微米CMOS负载供电 Sub—MicronCMOSLoadswithanEfficientLDO Powering 美国国家半导体公司RobNguyen 摘要： 论述数字IC的供电问题。 心电源电压，f是频率，II。。。是泄漏电流。第一 关键词： 数字IC供电；LDO；LP38853 项cV2f代表动态功耗，第二项VILE。。代表静态 功耗。由上面的公式可以看出，随着处理器频 如今几乎在每一件电子产品中，至少都有 率的提高，降低核心电压能补偿或降低处理器 一块数字IC。如手机、超声仪器、服务器以及 功耗。 工业控制系统等产品中都带有进行数据处理的 现在为降低功耗，需要提供更多的电源电 压为系统供电。几年前，所采用的是标准的5V 数字IC。著名的摩尔定律昭示了gP、DSP、 和3．3V电源电压，由于核心电压的降低，需要 FPGA和ASIC等数字IC的发展趋势：Ic内集 成的晶体管数量每两年增长一倍。在过去的几 越来越多的电源电压，现在我们能看到的电源 十年内，工艺的几何尺寸从1000rim(20世纪80 年代末)减小到600nm、130rim、90nm直到65nm，这么多的电压使得电源的开启和关断变得越来 越重要。一些数字Ic在数据表中要求或建议电 目前正在向45rim迈进，从而使半导体制造商能 在相同的面积内集成更多的晶体管。更多的晶 源电压必须在规定的时间内达到某一特定值， 体管意味着在相同的空间中将获得更多的功能 并且必须单调上升和／或追踪I／O。如果不能满 或更好的性能，但任何事情都有利有弊。 足这些要求，不正确的电压开启和关断将会导 致出现栓锁和可靠性问题。 数字lC的供电问题 数字IC的另一个显著特点是负载电流是 随着工艺几何尺寸的缩小，在一块芯片上 不断变化的。处理低级别任务或处于待机／休眠 集成更多的晶体管， 模式时，数字IC需要消耗较小的功率，当需要 ” 以及更高的处理速度 处理大量数据时，数字IC则需要消耗更大的功 都将带来更大的功 率。当为这些处理器设计电源时，负载瞬态响 耗。为了克服功耗增 应是一个重要的规格。负载瞬态响应是指电源 大带来的问题，数字 的输出电压如何对负载电流的突变做出响应。 IC的核电压被不断降 数据表中通常会给出输出电压瞬态行为的典型 低