基于fpga定时闹钟课程设计_精品.doc

课程设计任务书 学生姓名： 专业班级： 通信1002 指导教师： 徐文君 工作单位： 信息学院 题 目: 基于FPGA定时闹钟实验报告 初始条件： quartus II 软件 要求完成的主要任务: 设计一个具有系统时间设置和带闹钟功能的24小时计时器中的应用。电子钟要求如下： （１）计时功能：4位LED数字时钟对当前时间的小时和分钟进行显示，显示的最长时间为23小时59分。 （２）设置并显示新的闹钟时间：用户先按“set”键，再用数字键“0”～“9”输入时间，然后按“alarm”键确认。在正常计时显示状态下，用户直接按下“alarm”键，则已设置的闹钟时间显示在显示屏上。 （３）设置新的计时器时间：用户先按“set”键，再用数字键“0”－“9”输入新的时间，然后按“time”键确认。 （４）闹钟功能：如果当前时间与设置的闹钟时间相同，则扬声器发出蜂鸣声。 时间安排 1 根据设计任务，分析电路原理，确定实验方案 2天 2 根据实验条件进行电路的测试，并对结果进行分析 7天 3 撰写课程设计报告 1天 指导教师签名： 年 月 日 系主任（或责任教师）签名： 年 月 日 目 录 摘 要 III Abstract IV 1 FPGA概述 1 1.1 FPGA基本结构 1 1.2 FPGA编程原理 1 1.3 FPGA设计流程 2 2总体方案 4 2.1顶层设计 4 3各模块设计与实现 5 3.1计时模块 5 3.2分频器模块 8 3.3显示模块 10 3.4校对模块 12 3.5闹铃设置模块 14 3.6闹铃发声模块 17 4 心得体会 21 5参考文献 22 摘 要 FPGA是现场可编程门阵列（Field Programmable Gate Array）的简称，与之相应的CPLD是复杂可编程逻辑器件（Complex Programmable Logic Device）的简称，两者的功能基本相同，只是实现原理略有不同，所以有时可以忽略这两者的区别，统称为可编程逻辑器件或CPLD/PGFA。 VHDL的英文全名是Very-High- eed Integrated Circuit HardwareDescription Language,诞生于1982年。1987年底，VHDL被IEEE和美国国防部确认为标准硬件描述语言 。自IEEE公布了VHDL的标准版本，IEEE-1076（简称87版)之后，各EDA公司相继推出了自己的VHDL设计环境，或宣布自己的设计工具可以和VHDL接口。此后VHDL在电子设计领域得到了广泛的接受，并逐步取代了原有的非标准的硬件描述语言。 本设计基于闹钟系统的原理以及功能的分析，采用自顶向下的设计方法，以现场可编程门阵（FPGA）作为硬件基础，对闹钟系统进行电路设计。本文研究的目的也是利用EDA技术实现闹钟的基本功能。分别介绍了发展历史、设计思路、系统原理、系统功能分析、系统结构、各个模块分析与设计以及主要工作过程，并且经实际电路测试与仿真从而实现了一种基于FPGA的精确可靠的闹钟系统。 关键字：FPGA；闹钟；VHDL；QuartusⅡ Abstract A field programmable gate array is FPGA (Field Programmable Gate Array) for short, is the corresponding complex programmable logic device CPLD (Complex Programmable Logic Device) for short, the two functions the same, but slightly different implementation principle, Sometimes you can ignore this difference between the two, referred to as programmable logic device or CPLD / PGFA.  VHDL full name in English is the Very-High-eed Integrated Circuit HardwareDescrip