4从hdl描述到优化的多级逻辑的alu综合(翻译).docx

从HDL描述到优化的多级逻辑的ALU综合弗兰克BuijsCadlabBahnhofstr。32W-4790德国帕德博恩抽象我们开发了一种自动ALU综合的新工具，将HDL到逻辑层和后续的多级逻辑的转换综合结合起来。现成的工具将ALU8视为随机逻辑，即忽视了AL Us的规则性。所以这些工具并没有取得对我们的好结果。相比之下，我们的工具将ALU分割成块，就像人工设计一样。与现有工具的比较显示出显着的改进。1引言自动硬件综合需要用于综合和优化组合逻辑部分的逻辑综合工具。几个多级逻辑综合系统，例如MIS [21，BOLD [1]和SYLON [5,10]，被开发完成这个任务。现有的多级逻辑综合系统在逻辑级优化组合逻辑的表示，例如布尔型网络[2]。然而，在设计过程的更高层次上，使用某种硬件描述语言（HDL）在行为层次上描述了组合逻辑。因此，有很多工具，比如BDSYN [2]和CLIF [7]，用于从HDL转换到logc级别的描述。我们开发了一个名为CLASSY的新工具，它将HDL的翻译与功能强大的多级逻辑综合相结合。CLASSY（CadLab ALU综合系统）致力于算术逻辑单元（ALU）的合成。ALU是可以执行几个算术和逻辑运算的单元。ALU的接口由数据输入（操作数），数据输出（结果）和控制输入组成。控制输入??端的值确定ALU执行哪个操作。举例来说，图1显示了从高级综合基准“微分方程”的（+