第五章 大规模集成电路硬件描述语言 (VHDL).docVIP

第五章 大规模集成电路硬件描述语言 (VHDL) 第五章 大规模集成电路硬件描述语言 （VHDL） 80年代以来，采用计算机辅助设计 CAD技术设计硬件电路在全世界范围得到了普及和应用。一开始，仅用 CAD来实现印刷板的布线，以后才慢慢实现了插件板级规模的设计和仿真，其中最具代表性的设计工具是OrCad和Tango，它们的出现使电子电路设计和印刷板布线工艺实现了自动化。但这种设计方法就其本身而言仍是自下而上的设计方法，即利用已有的逻辑器件来构成硬件电路，它没有脱离传统的硬件设计思路。 随着集成电路规模与复杂度的进一步提高，特别是大规模、超大规模集成电路的系统集成，使得电路设计不断向高层次的模块式的设计方向发展，原有的电原理图输入方式显得不够严谨规范，过多的图纸和底层细节不利于从总体上把握和交流设计思想；再者，自下而上的设计方法使仿真和调试通常只能在系统硬件设计后期才能进行，因而系统设计时存在的问题只有在后期才能较容易发现，这样，一旦系统设计存在较大缺陷，就有可能要重新设计系统，使得设计周期大大增加。基于以上电原理图输入方式的缺陷，为了提高开发效率，增加已有成果的可继承性并缩短开发时间，大规模专用集成电路 ASIC研制和生产厂家相继开发了用于各自目的的硬件描述语言。其中最具代表性的就是美国国防部开发的VHDL语言和 Verilog公司开发的V