数字电子电路第四章42.pptVIP

下载本文档

0
0
约3.76千字
约 15页
2018-04-12 发布于天津
举报
版权申诉

数字电子电路第四章42.ppt

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

数字电子电路第四章42

* 4.1.3 译码器将二进制代码翻译成相应的状态，使得仅有一路有输出译码原理：在同一时刻，对于输入信号的任一组状态，只有一个输出信号状态为“0”（或“1”），而其余的输出信号状态均为“1” （或“0”）。 1．2线－4线译码器 ST：使能输入端当ST=0时，译码器正常工作 ST=1时，译码器无输出 A0 Y0 = A1·A0 · ST Y1 = A1·A0 · ST Y2 = A1·A0 · ST A0 A1 A1 Y3= A1·A0 · ST 1 ST Y2 Y1 Y0 Y3 A0 A1 1 1 1 1 真值表 1 × × 1 0 0 1 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 1 1 1 1 0 1 0 1 1 0 1 1 1 逻辑符号 BIN/OCT 1 2 A0 A1 ST EN 0 1 2 3 Y0 Y1 Y2 Y3 2线－4线扩展为3线－8线译码器 Y4 Y5 Y6 Y7 Y0 Y1 Y2 Y3 A1 A2 1 A0 2．3线－8线译码器（1）译码器逻辑图 ST A0 A1 Y3 Y1 Y0 Y2 EN EN BIN/OCT 0 Ⅱ 1 2 3 BIN/OCT 0 Ⅰ 1 2 3 0 1 0 1 A2 A1 A0 Y0 STA STB STC Y1 Y7 Y6 0 1 2 3 4 5 6 7 BIN/OCT 0 1 0 EN 2 Y3 Y2 Y4 Y5 3/8译码器逻辑符号 1 1 1 1 1 1 (1) A0 (3) A2 (2) A1 1 (4) STB (5) STC (6)STA (15) Y0 (14) (13) (12) (11) (10) (9) (7) Y1 Y2 Y3 Y4 Y5 Y6 Y7 （2）译码器真值表 STA STC STB + A2 A1 A0 × 0 1 1 1 1 1 1 1 1 1 × 0 0 0 0 0 0 0 0 × × 0 0 0 0 1 1 1 1 × × 0 0 1 1 0 0 1 1 × × 0 1 0 1 0 1 0 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A2 A1 1 1 1 1 1 1 1 1 A３ Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 3．二－十进制译码器（4－10线译码器） BCD/DEC 8 9 1 2 4 8 A0 A1 A2 A3 Y0 Y1 Y7 Y6 0 1 2 3 4 5 6 7 Y3 Y2 Y4 Y5 Y8 Y9 （2）逻辑符号（1）逻辑图４线－ 10线译码器真值表（3）真值表 A3 A1 A2 A0 0 0 0 1 0 0 0 0 0 1 1 1 1 1 1 1 0 0 0 0 1 0 1 1 1 0 0 0 1 1 1 1 0 0 1 0 0 1 0 1 1 0 1 1 0 0 1 1 1 0 0 1 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 Y0 Y1 Y 2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 （4）利用 BIN/OCT 和 BCD/DEC 构成 5 线－32 线译码器 BCD/DECⅤ 0 . . . . . .7 . 9 BCD/DECⅣ 0 . . . . . .7 . 9 BCD/DEC Ⅲ 0 . . . . . .7 . 9 BIN/OCTⅠ BCD/DECⅡ A0 A1 A2 A3 0 . . . . . .7 . 9 0