数字电路教案4434435讨论.pptVIP

1、译码器的扩展； 2、用译码器设计组合逻辑电路的方法； 例2：试用4选1数据选择器74HC153实现交通监视电路。 4.3.4 加法器 一、定义 二、分类 三、加法器实例介绍 四、加法器应用 2. 1位全加器 将两个1位二进制数及来自低位的进位相加的逻辑电路。 ⑵超前进位加法器 目的：提高运算速度。 措施：减小或消除由于进位信号逐级传递所耗费的时间。 具体实现办法：通过逻辑电路事先算出每一位全加器的进位输入信号，而无需再从低位开始向高位逐位传递进位信号了。 （详细分析见课本P194~P196页） 四、应用：用加法器实现逻辑函数 1、若能化成输入变量与常量相加，则可用加法器实现； 2、逻辑函数能化成输入变量与另一组输入变量相加，也可用加法器实现。 例2、设计一电路，输入为8421 BCD码，要求：当输入小于5时，输出为输入数加2；当输入大于等于5时，输出为输入数加4。用4位加法器及基本逻辑门实现。 3、实现减法可用加法器实现 4.3.5 数值比较器（学习思路：定义及逻辑功能表） 一、定义 二、分类及实例介绍 三、扩展及应用 三、扩展：用两片CC14585组成一个8位数值比较器 第四章复习 3、二进制减法运算也可用加法器实现，注意进位端转换为借位端的方法。 1、若输出能化成输入变量与常量相加，则可用加法器实现； 《数字电子技术》多媒体课件 电子信息研究室 复习 3、数据选择器的概念及分类； 4、数据选择器的扩展； 5、用数据选择器设计组合逻辑电路的方法。 1、基本原理 数据选择器的主要特点： （1）具有标准与或表达式的形式。即： （2）提供了地址变量的全部最小项。 （3）一般情况下，Di可以当作一个输入变量处理。 2、用数据选择器实现逻辑函数的思路 四、用数据选择器设计组合逻辑电路 结论：n个地址变量的数据选择器，不需要增加门电路，最多可实现n＋1个变量的逻辑函数。 将数据选择器的地址端作为逻辑函数的输入端，同时配合D0～Di适当状态（包括原变量、反变量、0和1），使要实现的逻辑函数的标准形式和数据选择器的输出形式相对应。 例1：用8选1数据选择器74HC151实现函数： ②写出要实现函数的最小项表达式: ①数据选择器的三个地址端为A2，A1，A0。设A2=A、A1=B、A0=C，则MUX的输出表达式为： ④画连线图 ③比较上述两式，令： 3. 变换表达式 令A1＝ A ，A0＝G 且D0＝R′ ，D1＝D2＝R ，D3＝1 即可实现函数。 4. 接线图为： 思考：实现电路是唯一的吗？ 　 数据选择器能够从多路数字信息中任意选出所需要的一路信息作为输出，至于选择哪一路数据输出，则完全由地址代码组合决定。　　 数据选择器小结 数据选择器具有标准与或表达式的形式，提供了地址变量的全部最小项，并且一般情况下，Di可以当作一个变量处理。例，八选一数据选择器的表达式为： 用数据选择器实现组合逻辑函数的步骤：选用数据选择器→确定地址变量→对比要实现函数与数据选择器输出的表达式，求Di→画连线图。 一、定义：实现二进制数加法运算的器件称为加法器。 二、分类：1位加法器（半加器和全加器） 多位加法器 1、1位半加器 对两个1位二进制数进行相加（不考虑来自低位的进位）而求得和及进位的逻辑电路称为半加器。 加数 本位的和 三、加法器实例介绍 1 0 1 1 0 1 0 1 0 1 1 0 0 0 0 0 CO S B A 输 出 输 入 向高位的进位 逻辑图 符号 1 1 1 1 1 1 0 0 1 1 1 0 1 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 0 1 1 0 0 0 0 0 0 0 CO S B A CI 输 出 输 入 74HC183 实现多位二进制数相加的电路称为多位加法器。 ⑴串行进位加法器 3、多位 加法器 构成：把n位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。 特点：进位信号是由低位向高位逐级传递的，速度慢。 四位超前进位加法器实例介绍 例1、设计一个代码转换电路，将BCD代码的 8421码转成余3码。 真值表 电路连接图： A3A2A1A0B3B2B1B0 S3S2S1S0 A B C D 0 0 1 1 CO CI 74LS283 思路:（1）将输出表示为输入变量与另一组变量之间的加法运算； （2）将输入变量接到加法器的一组输入端，第二组变量用输入变量的函数关系来表示，即可实现。 解：根据题意得真值表为： 卡诺图化简： A BC B2=A+BD+BC BD B