电第章组合逻辑电路的分析(康华光).ppt

使能端 多路选择器 多路分配器 发送端 接收端 I Y D0 D1 D2 D3 EN A1 A0 传输线 A0 A1 Y0 Y1 Y2 Y3 EN 数据选 择控制 数据分 配控制 三、数据分配器 在数字电路中,当需要进行远距离多路数字传输时,为了减少传输线的数目,多个发送端常通过一条公共传输线,用多路选择器分时发送数据到接收端,接收端利用多路分配器分时将数据分配给各路接收端,原理如图所示。 1.数据分配器的概念 ——将一路输入数据根据地址选择码分配给多路数据输出中的某一路输出。 2.数据分配器的设计 ——数据分配器可用译码器来实现。 用译码器74HC138设计一个“1线-8线”数据分配器 例1 输 出 地址选择信号 D0=D D1=D D2=D D3=D D4=D D5=D D6=D D7=D 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 74HC138 E3 E2 E1 A2 A1 A0 地址输入 D 数据输入 EN D0 D1 D2 D3 D4 D5 D6 D7 74HC138真值表 74HC138逻辑式 如当EN=1, A2 A1A0 =101时： — =E1=D 输出 四、数据选择器 1.数据选择器的概念 ——根据地址选择码从多路输入数据中选择一路，送到输出。 2. “4选1”数据选择器的设计 “4选1”数据选择器的设计步骤如下： (1) 确定地址选择码的位数n(待选数据m≤2n) 4 个待选数据，需要22=4个地址码、即2位二进制数据来区别。 (2)列真值表 D3~D0 :为4路数据输入端; A1、A0 :为地址选择码输入端； Y: 为1路输出端。 — — — E :为使能端。 E =0时工作， E =1时不工作。 (3)列写逻辑式并化简 0 × × × × × × 1 0 1 × × × 0 × × × 1 0 0 0 1 × 0 × × × 1 × × 1 0 0 1 × × 0 × × × 1 × 0 1 0 0 0 0 E 1 1 A1 A0 输 出 输 入 0 1 0 × × × 1 × × × Y D3 D2 D1 D0 D0 D1 D2 D3 E (4)据逻辑式画逻辑图 E=1时“与”门被封锁，选择器不工作。 E=0时“与”门打开，选择器工作。 这时由控制端A1A0决定选择哪一路数据输出。 1 0 0 D2 0 1 0 1 1 0 0 1 多路选择器广泛应用于多路模拟量的采集及 A/D 转换器中。 3、双4选1数据选择器74HC153 ——内含两个4选1数据选择器。 (1) 74HC153的逻辑图 ——上页图示。 (2)74HC153的引脚图 1E A1 1D3 1D21D11D01Y 地 16 15 14 13 12 11 10 9 74HC153 (双4选1) 1 2 3 4 5 6 7 8 UCC 2E A0 2D32D22D1 2D02Y D3~D0 :为数据输入端; A1 ~A0:为地址码输入端; Y: 为输出端； E :为使能端。 (3)74HC153的符号 Y 74HC153 E A1 A0 D0 D1D2 D3 (4)74HC153的真值表 D3 1 1 0 D2 0 1 0 D1 1 0 0 D0 0 0 0 0 ? ? 1 Y A0 A1 E 输出 选 通 使