EDA课程设计设计电子时钟.docVIP

课程设计(论文)任务书 信息工程学院 　学　　院　通信工程　　专　　业　 2008.1-4 　班　　　 一、课程设计(论文)题目　电子钟设计 　 　　 二、课程设计(论文)工作自2011年6 月 19 日起至 2011 年 6 月 24 日止。 三、课程设计(论文) 地点: 华东交通大学4-410，图书馆 四、课程设计(论文)内容要求： 1．本课程设计的目的 （1）掌握EDA技术及CPLD/FPGA的开发流程； （2）掌握自顶向下的设计思想； （3）掌握实用电子钟的设计原理； （4）掌握系统设计的分析方法； （5）提高学生的科技论文写作能力。 2．课程设计的任务及要求 1）基本要求： （1）用HDL设计一个多功能数字钟，包含以下主要功能：精确计时，时间可以24小时制或12小时制显示； （2）日历：显示年月日星期； （3）能把设计文件进行仿真并下载到实验箱实现功能验证。 2）创新要求： 在基本要求达到后，可进行创新设计，如增加报时等、秒表功能模块。 3）课程设计论文编写要求 （1）要按照书稿的规格打印誊写论文 （2）论文包括目录、绪论、正文、小结、参考文献、谢辞、附录等 （3）论文装订按学校的统一要求完成 4）答辩与评分标准： （1）完成系统分析：20分； （2）完成设计过程：20分； （3）完成仿真：10分； （4）完成下载：10分 （5）回答问题：10分。 5）参考文献： （1）潘松，黄继业编著 .《EDA技术实用教程 》，2005 ，科学出版社 （2）徐志军，徐光辉编著 .《 CPLD/FPGA的开发与应用 》,电子工业出版社，2001.1 （3）/html/85/t-113885.html 6）课程设计进度安排 内容 天数　　　　　　地点 构思及收集资料 1　　　　　　　图书馆 设计与调试 3　　　　　　实验室 撰写论文 1　　　　　　图书馆、实验室 学生签名： 2011 年 6 月24 日 课程设计(论文)评审意见 （1）设计程序　（40分）：优（　）、良（　）、中（　）、一般（　）、差（　）； （2）仿真结果　（10分）：优（　）、良（　）、中（　）、一般（　）、差（　）； （3）下载结果　（10分）：优（　）、良（　）、中（　）、一般（　）、差（　）； （4）回答问题　（10分）：优（　）、良（　）、中（　）、一般（　）、差（　）； （5）报告成绩 （30分）：优（　）、良（　）、中（　）、一般（　）、差（　）； （6）格式规范性及考勤是否降等级：是（　）、否（　） 评阅人：朱路 　　　 职称： 讲师 2011 年 6 月 27 日目录 目录 1 绪论 2 第一章 总体设计 3 一、功能概述 3 二、引脚功能 3 1、时钟输入 3 2、时分秒或年月日输入 3 3、清零输入 4 4、整点报时闹铃开关输入 4 5、时间显示模式开关输入 4 6、上午下午状态输出 4 7、时分秒、年月日、秒表显示输出 4 8、整点报时、闹铃声音输出 4 第二章 模块分析 5 一、时间显示及时间修改模块 5 1、TIME子模块介绍（实现功能程序代码见附录I） 5 2、调秒功能实现分析 5 二、日历显示及日历设置模块 6 三、秒表模块 8 四、闹铃设置模块 9 五、整点报时及闹铃使能模块 10 六、功能切换及显示切换模块 12 1、显示切换模块 12 2、功能切换模块 13 七、各模块的整合 14 第三章 硬件测试结果 15 小结 16 谢辞 17 参考文献 17 附录 18 绪论 本文主要介绍VHDL电子时钟的设计方法，采用的软件是MAX　PLUS II。随着现代集成电路的发展，CPLD/FPGA芯片性越来越好，VHDL硬件描述语言使得我们设计一个电路只写一些代码就可以了。其实，电子时钟的设计可以采用众多方法。 利用单片机我们可以设计出一个比较简单的电子时钟系统，使用它的好处是我们可以采用汇编、C语言来设计这个系统，这些语言给我们提供了许多接口，这对我们编写代码带来了很大的方便。单片机设计出来的电子时钟也有它的不足之处，可扩展性差，比如说我们需要在电子时钟的基础之上添加一起其它的功能，那很可能是我们不仅仅需要把整个程序修改，甚至可能需要对硬件电路作出修改，给我们的设计带来较大的不便。 利用一些组合、时序电路同样也可以设计出一个简单的电子时钟，这样做的是可能我们的花