使用ModelSim进行仿真.pdfVIP

  使用 Modelsim 仿真  本文档主要介绍单独用 Modelsim 进行 FPGA 仿真的具体步骤以及相关仿真 文件的生成方法。  对于 FPGA 设计，仿真主要分为三类：功能仿真、综合后仿真和时序仿真。 功能仿真是在理想的状态下（不考虑延迟）验证电路的功能是否符合设计要求。 综合后仿真，即门级仿真，是对综合后的门级网表文件进行仿真，此时只考虑门 的延时，而没有加入延时文件。时序仿真是在综合后仿真的基础上加上延时文件， 这综合考虑了设计的路径延时和门延时的情况，以验证电路在实际电路有各种延 时的情况下是否有错误。下面我们将分步骤讲解用 ModelSim 进行 FPGA 仿真的 方法。  一、 用 ModelSim 编译 Quartus II 的库  1. 先到modelsim 的安装目录下找到文件”modelsim.ini” ，将其属性改为可写。  2. 启动 Modelsim,点击 File‐New‐Library,在弹出的【creat a new library】窗 口中选中a new library and a logical mapping to it,然后在 Library Name 下填入 Altera,点击 OK 。    3. 在主菜单中选择 compile‐compile…，在弹出的【Compile Source Files】窗 口上，通过窗口上【library】下拉菜单选择库名 Altera,在【查找范围】中选 择 quartus 安装目录下的…\quartus\eda\sim_lib 目录，选择所需要编译的库 （如不确定，可全选），点击【compile 】，编译完成后，点击【done 】。  二、 用 Modelsim 进行仿真  a. ModelSim 的功能仿真主要流程如下：  1. 新建一个工程，打开 File‐New‐Project,输入工程名，指定工程保存的路 径，然后添加文件，如下图：    在 project 的空白处，单击右键也可以再添加存在的文件或创建新的文件。  2. 添加文件到工程中去。在进行综合前的功能仿真时，需要添加的文件如 下：HDL 源文件和 TestBench 测试文件。  3. 编译设计文件。单击右键，compile‐Compile All 。如果编译出现错误，可 以在下方的编译信息中点击错误，进而在源文件中定位错误。  4. 启动仿真器，并制定仿真单元进行仿真。在菜单栏中选择 Simulate‐Start  Simulation，选择 testbench 中的顶层实体名，取消窗口左下角的 Enable  Optimization 勾选，然后点击 OK 。然后设置仿真时间，选择 Simulate‐Runtime Options,进行仿真时间设置。    5. 查看和调试结果。首先在图示窗口中选定所需查看的信号名称，然后单 击右键，选择 Add‐To Wave‐Selected Signals （也可以选择signals in region 和 signals in Design，不过有些信号是不需要查看的）。 然后在菜单栏中 选择 Simulate‐Run,在子菜单中可以选择运行时间或运行方式（单步运行 等），仿真结束后就可以看到仿真波形。      ModelSim 的综合后仿真和时序仿真步骤与上述步骤相同，但需要的仿真文 件略有不同。  进行