数字时钟设计报告总结.docVIP

目录 一、引言 ……………………………………………………………………………2 二．设计指标 ………………………………………………………………………2 1．指标要求……………………………………………………………………2 2．设计要求……………………………………………………………………2 三．原理设计 ………………………………………………………………………3 1．总体方案设计………………………………………………………………3 2．单元电路设计………………………………………………………………4 1)时间计数单元 ……………………………………………………………4 2)时间计数单元 ……………………………………………………………6 3)校时控制电路单元 ………………………………………………………7 4) 555定时振荡电路 ………………………………………………………7 5）整点报时电路……………………………………………………………8 3．总体电路……………………………………………………………………10 四．仿真调试 ………………………………………………………………………10 五．调试及制作 ……………………………………………………………………11 1．检查电路……………………………………………………………………11 2.数码管引脚对应的电位图…………………………………………………12 3.按功能模块分别调试………………………………………………………12 六．总结 ……………………………………………………………………………13 附录 …………………………………………………………………………………15 参考文献 ……………………………………………………………………………18 数字时钟设计 引言 随着人类科技文明的发展，人们对于时钟的要求在不断地提高。时钟已不仅仅被看成一种用来显示时间的工具，在很多实际应用中它还需要能够实现更多其它的功能。高精度、多功能、小体积、低功耗，是现代时钟发展的趋势。在这种趋势下，时钟的数字化、多功能化已经成为现代时钟生产研究的主导设计方向。①.显示时、分、秒。 ②采用24小时制，小时计数器按“23翻00”规律计数。. ③具有校时功能，可以对小时、分和秒单独校时，对分和秒校时的时候，停止分向时进位。校时时钟源可以手动输入或借用电路中的时钟。 ④为了保证计时准确、稳定，由555多谐振荡器提供标准时间的基准信号。 ⑤可实现整点报时功能。 2、设计要求 画出电路原理图（或仿真电路图）； 元器件及参数选择； 电路仿真与调试； 连接实物图，并调试； 写出报告，并做总结； 原理设计 总体方案设计： a. 数字钟的构成-------总体方案（框图） 数字钟组成框图 数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。在其进位计数的基本功能上，通过设置添加一个校时电路，实现对分、时的校正功能。同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。 b.数字钟的结构组成： 1）晶体振荡器电路 2）分频器电路 3）时间计数单元 4）译码驱动及显示单元 5）校时控制电路 6)整点报时电路 2．单元电路设计： 1)时间计数单元 秒个与十位的电路连线图 当给计数器的秒个位CKA端施加脉冲信号时，开始计数，输出端QA～QD将结果输出给译码器。当秒个位输出结果是1001时，输送给秒十位的计数器CKA端，实现进位，并驱动秒十位计数器工作。另一方面QB,QC的高电平经过与门的结果1反馈给RO1,RO2端，同时向十位进位的目的。同理于秒十位，当其输出端结果为0110时，其QB,QC的结果经过与门实现自动清零。此时数码显示器的秒个位的数字从0变化到9，十进制状态；秒十位在个位的进位下从0变化到5，六进制状态。 同理于分个位与分十位。 时个位与十位的电路连线图 时个位是十进制，而十位是三进制，所以当个位90的输出端结果分别是1010，个位向十位进位，同时十位为0010，个位为0100时，十位的QB端和个位的QC端经过与门、，结果输给十位和个位的RO1,RO2端而清零，实现24小时的功能。 2）译码驱动及显示单元 译码驱动及显示器 在LT=RBI=1的条件下，及使能输入BI/BRO=1时，锁存器不工作，译码器的输出随 输入码的变化而变化。而七段数字显示器共阴极，输入高电平有效，发光二极管导通发亮。 3）校时控制电路单元 · 校时控制电路（时部分）——图右下部分 该校时控制电路能实现对时部分的校时工作，当按BUTTON时，相当于人为的给计数器脉冲信号。其中或门的作用较为关键，无论是否有校时，都不影响分对时的进位。 4）555定时振荡电路 用555定时器构成多谐振荡器，输出稳定的调频脉冲，作为时间基准。 振荡器是计