第章_集成电路的基本制造工艺().pptVIP

在硅衬底上制作MOS晶体管 自对准工艺 在有源区上覆盖一层薄氧化层 淀积多晶硅，用多晶硅栅极版图刻蚀多晶硅 以多晶硅栅极图形为掩膜板，刻蚀氧化膜 离子注入 完整的简单MOS晶体管结构 有源区 Layout and Cross-Section View of Inverter N-well, Active Region, Gate Oxide Poly-silicon Layer N+ and P+ Regions SiO2 Upon Device Contact Etching Metal Layer – by Metal Evaporation A Complete CMOS Inverter layers Via and Contacts 版图就是根据电路功能和性能要求，以及工艺水平要求，用来设计光刻用的掩膜版一组图形。 版图是一组相互套合的图形，各层版图相应于不同的工艺步骤，每一层版图用不同的图案来表示。版图与所采用的制备工艺紧密相关。 现代工艺条件下，版图是设计电路转化为工艺实现的必经之路。在集成电路电路产业中占有举足轻重的地位。 以P阱CMOS工艺为基础的BiCMOS工艺 以N阱CMOS工艺为基础的BiCMOS工艺 功耗 驱动能力 CMOS 双极型 Bi-CMOS BiCMOS集成电路工艺 作业： 1. 下图是NMOS晶体管的立体结构图，请 标出各区域名称及掺杂类型，并画出这个器件的版图（包括接触孔和金属线）。 2. 名词解释： MOS NMOS PMOS CMOS 场氧、有源区、硅栅自对准工艺 8 8 8 8 8 8 8 8 8 3 9 9 9 9 9 9 9 9 9 4 10 10 10 10 10 10 10 10 10 5 11 11 11 11 11 11 11 11 11 6 12 12 12 12 12 12 12 12 12 7 13 13 13 13 13 13 13 13 13 8 2．P阱光刻： 涂胶 掩模对准 曝光 光源 显影 硼掺杂（离子注入） 刻蚀（等离子体刻蚀） 去胶 P+ 去除氧化膜 P-well 3．P阱掺杂： 离子源 高压 电源 电流 积分 器 离子束 掩膜2： 光刻有源区 有源区：nMOS、PMOS 晶体管形成的区域 P+ N+ N+ P+ N-Si P-well P-well P-well 淀积氮化硅 光刻有源区 场区氧化 去除有源区氮化硅及二氧化硅 SiO2隔离岛 deposited nitride layer 有源区光刻板 N型p型MOS制作区域 (漏-栅-源) P-well 1. 淀积氮化硅： 氧化膜生长（湿法氧化） P-well 氮化膜生长 P-well 涂胶 P-well 对版曝光 有源区光刻板 2. 光刻有源区： P-well 显影 P-well 氮化硅刻蚀去胶 3. 场区氧化： P-well 场区氧化（湿法氧化） P-well 去除氮化硅薄膜及有源区SiO2 掩膜3： 光刻多晶硅 P-well 去除氮化硅薄膜及有源区SiO2 P-well P+ N+ N+ P+ N-Si P-well 栅极氧化膜 多晶硅栅极 生长栅极氧化膜 淀积多晶硅 光刻多晶硅 P-well 生长栅极氧化膜 P-well 淀积多晶硅 P-well 涂胶光刻 多晶硅光刻板 P-well 多晶硅刻蚀 掩膜4 ：P+区光刻 1、P+区光刻 2、离子注入B+，栅区有多晶硅做掩蔽， 称为硅栅自对准工艺。 3、去胶 P-well P+ N+ N+ P+ N-Si P-well P-well P+ P+ P-well P+ P-well P+ P+ 硼离子注入 去胶 掩膜5 ：N+区光刻 1、N+区光刻 2、离子注入P+，栅区有多晶硅做掩蔽， 称为硅栅自对准工艺。 3、去胶 P-well P+ N+ N+ P+ N-Si P-well P-well P+ P+ N+ N+ P-well N+ P-well P+ P+ 磷离子注入 去胶 P+ P+ N+ N+ 掩膜6 ：光刻接触孔 1、淀积PSG. 2、光刻接触孔 3、刻蚀接触孔 P-well P+ N+ N+ P+ N-Si P-well P-well P+ P+ N+ N+ 磷硅玻璃（PSG) 掩膜6 ：光刻接触孔 P-well P+ P+ N+ N+ 淀积PSG P-well P+ P+ N+ N+ 光刻接触孔 P-well P+ P+ N+ N+ 刻蚀接触孔 P-well P+ P+ N+ N+ 去胶 掩膜7 ：光刻铝线 1、淀积铝. 2、光刻铝