第9章--并行通信及其接口技术.pptVIP

方式0示例 方式1示例 方式1示例甲机发送程序段 例1：在某系统中，欲用可编程并行接口芯片的一个口来实现两位输入、两位输出，则应选用8255的 。 A、A口 B、B口 C、C口 D、A、B口均可 例2：并行接口8255与打印机的连线图如下，当A15~A2=0000 0000 1100 00经地址译码器输出，使CS=0。试问： INC SI ；内存地址加1 MOV DX， C8255 ；8255状态口 LP1： IN AL， DX ；查接收方是否发回答信号？ TEST AL ；PC6=0？ JNZ LP1 ；若还没有收到回答信号，则等待； LOOP LP2 ；若有收到回答信号，则向A口继续写数 MOV AH，4CH ；已完，退出 INT 21H ；返回 乙机接收程序段：（略） ③ 方式2的状态字 3. 方式2 （2）方式2的输入/输出时序关系及其状态字 ① 要求：某通信系统由两台计算机组成，主从两机都采用8255A作为并行接口芯片。要求主机的8255A采用方式2及中断方式收发数据，并要求能够向CPU提供中断向量；从机的8255A采用方式0及查询方式收发数据。假设主机发送和接收的数据都是128个字节，并且发送数据的首地址为400H，接收数据的首地址为300H，试写出主机的初始化程序代码和相应的中断服务子程序的代码。 3. 方式2 （3）方式2的应用举例 ② 分析：由于要求主机的8255A采用中断数据传送方式，并且可以提供中断向量，所以在构建系统连接时，必须选用中断控制器8259A。此时，需将8255A中C口的INTRA中断请求线连接到8259A的某个IR端。又方式2的中断请求线是输入和输出共用的，所以必须通过读取8255A中C口的IBFA位和位，以判断是输入数据还是输出数据，这可在中断服务子程序中编程实现。 3. 方式2 （3）方式2的应用举例 ③ 设计 3. 方式2 （3）方式2的应用举例 第一部分，接口电路连接图 ③ 设计 3. 方式2 （3）方式2的应用举例 第二部分，假设主机8255A的端口地址分别为200H、202H、204H、206H，8259A的偶地址端口为32H，则主机的初始化程序代码和中断服务子程序代码可得。 端口A：PA0～PA7 A组，支持工作方式0、1、2 常作数据端口，功能最强大 端口B：PB0～PB7 B组，支持工作方式0、1 常作数据端口 有时也利用端口A或端口B从I/O设备读取一些状态信号，如打印机的“忙”（Busy）状态信号、A/D转换器的“转换结束”（EOC）状态信号 端口C：PC0～PC7 仅支持工作方式0 可作数据、状态和控制端口 分两个4位，每位可独立操作 A组控制高4位PC4～PC7 B组控制低4位PC0～PC3 控制最灵活，最难掌握 9.4 8255A的应用举例 C * 冶金工业出版社 * 冶金工业出版社 第9章 并行通信及其接口技术 ●高速缓冲存储器Cache的地址映像及其方式 ●并行接口的工作过程及其特点。 ● 8255A的编程结构。 ● 8255A的控制字及工作方式。 ● 8255A的应用。 主要内容 9.1 并行接口 9.1.1 并行接口的构成 实现并行通信的接口就是并行接口。 1. 并行接口的输入过程 输入设备将数据准备好之后，就使“数据输入准备好”信号线变为有效信号，并行接口收到该信号后，将向输入设备发出“数据输入回答”信号。接着，输入设备的数据将进入并行接口的输入缓冲寄存器中，与此同时撤消“数据输入准备好”信号。一旦数据输入完成，并行接口置位状态寄存器中的“输入准备好”位。这时有两种方法使数据输入到CPU中，一是CPU查询状态寄存器中的“输入准备好”位，一旦发现置位就从输入缓冲寄存器中取走数据；二是并行接口向CPU发出中断请求信号，CPU响应后，再将数据取走。数据从输入缓冲器中取走后，并行接口将自动清除“输入准备好”状态位，并使数据总线呈高阻状态，进行下一次输入。 2. 并行接口的输出过程 输出设备准备好接收数据后，就向并行接口发出“数据输出回答”有效信号，并行接口接到该信号后，将置位状态寄存器中的“输出准备好”位。与输入过程相似，也有两种方法通知CPU输出数据。一是CPU查询状态寄存器中的“输出准备好”位，一旦发现置位就向输出缓冲寄存器中发送数据；二是并行接口向CPU发出中断请求信号，CPU响