电子技术电工学II武丽第10章常用时序逻辑电路及其应用器.ppt

电子技术电工学II武丽第10章常用时序逻辑电路及其应用器.ppt

  1. 1、本文档共94页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
* * * * * * * * * * * * * 计数器74161的应用 图10-25 利用74161的同步置数端实现十二进制波形示意图 电子技术(电工学Ⅱ) 第10章 常用时序逻辑电路及其应用 * * 计数器74161的应用 (2)置数法 置数法,必有对计数器进行置数的操作。可以在计数器计到最大值时,置入计数器状态转换图中的最小数,作为计数循环的起点,也可以在计数到某个数之后,置入最大数,然后接着从0开始计数。如果N进制计数器构成M进制计数器,上述两种方法都得跳过(N-M)个状态,所以,除上述两种方法之外,还可以在N进制计数器计数长度中间跳过(N-M)个状态。 电子技术(电工学Ⅱ) 第10章 常用时序逻辑电路及其应用 【例10-4】试采用置数法用74161构成十二进制计数器 * * 计数器74161的应用 解:1)置最小数法 图10-27 74161构成十二进制计数器(置最小数法)状态转换图 电子技术(电工学Ⅱ) 第10章 常用时序逻辑电路及其应用 【例10-4】试采用置数法用74161构成十二进制计数器 * * 计数器74161的应用 解:1)置最小数法 图10-28 74161构成十二进制计数器(置最小数法)电路结构图 电子技术(电工学Ⅱ) 第10章 常用时序逻辑电路及其应用 【例10-4】试采用置数法用74161构成十二进制计数器 * * 计数器74161的应用 2)置最大数法 图10-29 74161构成十二进制计数器(置最大数法)状态转换图 电子技术(电工学Ⅱ) 第10章 常用时序逻辑电路及其应用 【例10-4】试采用置数法用74161构成十二进制计数器 * * 计数器74161的应用 图10-30 74161构成十二进制计数器(置最小数法)电路结构图 2)置最大数法 电子技术(电工学Ⅱ) 第10章 常用时序逻辑电路及其应用 【例10-4】试采用置数法用74161构成十二进制计数器 * * 计数器74161的应用 3)置中间数法 图10-31 74161构成十二进制计数器(置中间数法)状态转换图 电子技术(电工学Ⅱ) 第10章 常用时序逻辑电路及其应用 【例10-4】试采用置数法用74161构成十二进制计数器 * * 计数器74161的应用 图10-32 74161构成十二进制计数器(置中间数法)电路结构图 3)置中间数法 电子技术(电工学Ⅱ) 第10章 常用时序逻辑电路及其应用 10.4.1 寄存器的基本概念及分类 10.4.2 数码寄存器 10.4.3 移位寄存器 §10.4 寄存器 * * 电子技术(电工学Ⅱ) 第10章 常用时序逻辑电路及其应用 * * 10.4.1 寄存器的基本概念及分类 寄存器是一种接收、存储和输出二进制数码或信息的逻辑部件,主要由触发器和门电路构成,一个触发器能存放一位二进制数码;N个触发器可以存放N位二进制数。 按寄存器的功能不同,可将它分为数码寄存器和移位寄存器。数码寄存器能存储二进制数码、运算结果或指令等信息的电路。而移位寄存器不但可存放数码,而且在移位脉冲作用下,寄存器中的数码可根据需要向左或向右移位。 电子技术(电工学Ⅱ) 第10章 常用时序逻辑电路及其应用 * * 10.4.1 寄存器的基本概念及分类 寄存器通常可以在运算中存贮数码和运算结果;计算机的CPU是由运算器、控制器、译码器和寄存器组成,其中寄存器就有数据寄存器、指令寄存器和一般寄存器。 存储器和寄存器区别在于,寄存器内存放的数码经常变更,要求存取速度快,一般无法存放大量数据,类似于宾馆的贵重物品寄存和超级市场的存包处,流动性大,无法寄存大的物品;而存储器用于存放大量的数据,最重要的指标是存储容量,类似于仓库。 电子技术(电工学Ⅱ) 第10章 常用时序逻辑电路及其应用 * * 10.4.1 数码寄存器 数码寄存器是具有接收、储存和清除数码功能的逻辑部件。由基本RS、D、JK触发器分别配备一些逻辑门,均可构成不同形式的数码寄存器。按接收数码的不同方式,可将数码寄存器分为双拍接收式和单拍接收式两种。 电子技术(电工学Ⅱ) 第10章 常用时序逻辑电路及其应用 * * 由4个基本RS触发器、4个“与”门和4个“与非”门构成的4位数码寄存器,它有1个清零端、1个接收控制端、1个读出控制端、4个数码输入端和4个数码输出端。 1. 双拍接收式数码寄存器 图10-33 双拍接收式数码寄存器逻辑电路图 电子技术(电工学Ⅱ) 第10章 常用时序逻辑电路及其应用 * * 第一拍:清零。在接收正脉冲到来之前,将一个负脉冲送入清零端,使所

文档评论(0)

精品课件 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档