抢答器文档.docVIP

燕山大学 课 程 设 计 说 明 书 题目： 抢答器 学院（系）： 年级专业： 学 号： 学生姓名： 指导教师： 郑兆兆 周莲莲 教师职称：实验师 高级实验师 燕山大学课程设计（论文）任务书 院（系）：电气工程学院 基层教学单位：电子实验中心 学 号 学生姓名 专业（班级） 设计题目 抢答器 设 计 技 术 参 数 ●五人参赛每人一个按钮，主持人一个按钮，按下开始，具有复位功能； ●抢中者对应的指示灯亮；用点阵显示抢中者序号； ●有人抢答时，蜂鸣2s。 ●答题时限为10秒钟，从有人抢答开始，用数码管倒计时间10、9、8。。1、0； 倒计时到0时，蜂鸣2秒。 设 计 要 求 ●用拨码开关设定主持人及参赛者按钮； ●用红色信号指示灯组L1-L5表示对应参赛者指示灯； ●用点阵显示抢中者序号。 工 作 量 ●学会使用Max+PlusII软件、Verilog HDL语言和实验箱； ●独立完成电路设计，编程下载、连接电路和调试； ●参加答辩并书写任务书。 工 作 计 划 了解EDA的基本知识，学习使用软件Max+PlusII，下发任务书，开始电路设计； 学习Verilog HDL语言，用Verilog HDL进行程序设计 学习使用实验箱，继续电路设计； 完成电路设计； 编程下载、连接电路、调试和验收； 答辩并书写任务书。 参 考 资 料 《数字电子技术基础》.阎石主编.高等教育出版社. 《EDA课程设计A指导书》. 指导教师签字 郑兆兆 周莲莲 基层教学单位主任签字 金海龙 年 月 日 目 录 引言……………………………………………………………………………………………1 第1章 设计说明……………………………………………………………………………5 1.1 设计思路 ………………………………………………………………………… 5 1.2 模块介绍……………………………………………………………………………5 1.3 真值表 …………………………………………………………………………… 6 第2章 Verilog HDL设计源程序…………………………………………………………9 第3章 波形仿真图……………………………………………………………………… 15 第4章 管脚锁定及硬件连线…………………………………………………………… 19 4.1 管脚锁定……………………………………………………………………………19 4.2 硬件连线……………………………………………………………………………19 第5章 总结………………………………………………………………………………20 参考文献 ……………………………………………………………………………………20 引 言 数字电路主要是基于两个信号,用数字信号完成对数字量进行算术运算和逻辑运算的电路我们称之为数字电路,它具有逻辑运算和逻辑处理等功能,数字电路可以分为组合逻辑电路和时序逻辑电路。 1)EDA简介 EDA是电子设计自（Electronic Design Automation）的缩写，在20世纪60年代中期从计算机辅助设计（CAD）、计算机辅助制造（CAM）、计算机辅助测试（CAT）和计算机辅助工程（CAE）的概念发展而来的。 Verilog HDL 简介 Verilog HDL是一种硬件描述语言（HDL:Hardware Discription Language），是一种以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。Verilog HD00011000 100011000 200011000 300011000 400011000 500011000 600011000 700011000 D2 011111111 111111111 200000011 311111111 411111111 511000000 611111111 711111