- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
* * * * * * * * * * * * 第三章 数字输入/输出端口 3.1 标准8051的数字输入/输出端口 3.2 MSC1211的数字输入/输出端口 3.1 标准8051的数字输入/输出端口 8051单片机有4组8位I/O口:P0、P1、P2和P3口,P1、P2和P3为准双向口,P0口为双向三态输入输出口。8051的某些I/O口复用为总线接口,即数据总线和地址总线低8位分时使用P0口,地址总线高8位使用P2口,控制总线使用P3口中的某些口线。 四个端口都包含一个锁存器,即特殊功能寄存器P0~P3,一个输出驱动器和两个(P3口为3个)三态缓冲器。这种结构在数据输出时可以锁存,但对输入信号是不锁存的。 一般P1、P2、P3口的输出能驱动4个LS TTL输入,P0口的输出能驱动8个LS TTL输入。 3.1.1 8051单片机的数字输入/输出端口结构 1.P0口 P0口一个位的结构 包括一个输出锁存器,两个三态缓冲器,一个输出驱动电路和一个输出控制电路。其中,输出驱动电路由一对FET(场效应管)组成,其工作状态受输出控制电路的控制。 上拉电阻的连接方法 拉电流方式和灌电流方式 P0口的作用: 1)用作数据总线或者地址总线低8位。此时,P0口是真正的双向口。(AD7~AD0) 2)用作I/O。P0口用作I/O口时,是一个准双向口。此时,应接上拉电阻。 2.P2口 P2口一个位的结构: 包括一个输出锁存器,两个三态缓冲器,一个输出驱动电路和一个输出控制电路。其中,输出驱动电路由一配有上拉电阻的FET组成。 P2口的作用 P2口可以输出地址总线的高8位(A15~A8)或者作为通用I/O口使用。P2口作通用I/O口用时,是一个准双向口。 注意:P2口已当作地址总线口使用时,由于访问外部存储器的操作不断,P2口不断送出高8位地址,故此时P2口不能再作通用I/O口使用。 3.P3口 P3口一个位结构: 包括一个输出锁存器,三个三态缓冲器,一个输出驱动电路和一个输出控制电路。其中,输出驱动电路由一配有上拉电阻的FET组成。P3口具有第二功能。 P3口的第二功能 P3.0 RXD (串行输入通道) P3.1 TXD (串行输出通道) P3.2 /INT0 (外中断0) P3.3 /INT1 (外中断1) P3.4 T0 (定时器0外部输入) P3.5 T1 (定时器1外部输入) P3.6 /WR (外部数据存储器写选通) P3.7 /RD (外部数据存储器读选通) 4.P1口 P1口的一个位的结构: 包括一个输出锁存器,两个三态缓冲器,一个输出驱动电路。其中,输出驱动电路由一配有上拉电阻的FET组成。 8051单片机各个端口的功能总结 P0口:地址低8位与数据线分时使用口或I/O口; P1口:按位可编程的输入输出口; P2口:PC高八位,DPTR高八位或I/O口; P3口:双功能口,若不用第二功能,也可作一般I/O口。 复位后,各端口寄存器的值均为0FFH。 3.1.2 8051单片机应用系统的典型构成 外扩总线的8051单片机系统的典型连接 3.2 MSC1211的数字输入/输出端口 EGP0,设置P0口是否作为通用I/O。 0:P0用于访问外部存储器。 1:P0作为通用I/O(默认)。 EGP23,设置P2和P3口是否作为通用I/O。 0:P2用于访问外部存储器,P3.6和P3.7用作/WR和/RD。 1:P2和P3用于通用I/O(默认)。 1.不使用外部扩展存储器时,P0~P3口作为通用I/O口 D7 D6 D5 D4 D3 D2 D1 D0 DBLSEL1 DBLSEL0 ABLSEL1 ABLSEL0 DAB DDB EGP0 EGP23 通过硬件配置寄存器HCR1的EGP0(HCR1.1)和EGP23(HCR1.0)置“1”,可以设置P0、P2和P3作为通用I/O口。硬件配置寄存器HCR1中有关的位定义如下: P0口数据流向寄存器低位——P0DDRL D7 D6 D5 D4 D3 D2 D1 D0 复位值 P03H P03L P02H P02L P01H P01L P00H P00L 00H P0口数据流向寄存器高位——P0DDRH D7 D6 D5 D4 D3 D2 D1 D0 复位值 P07H P07L P06H P06L P05H P05L P04H P04L 00H PxyH PxyL 输入/输出
文档评论(0)