原创力文档- 1、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。。
- 2、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
- 3、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
一文看懂布线在设计的重要布线在设计中占有举足轻重的地位设计成功的关键就是要保证系统有充足的时序裕量要保证系统的时序线长匹配又是一个重要的环节我们来回顾一下布线线长匹配的基本原则是地址控制命令信号与时钟做等长数据信号与做等长为啥要做等长大家会说是要让同组信号同时到达接收端好让接收芯片能够同时处理这些信号那么时钟信号和地址同时到达接收端波形的对应关系是什么样的呢我们通过仿真来看一下具体波形建立如下通道分别模拟的地址信号与时钟信号图地址时钟仿真示意图为方便计算我们假设的时钟频率为这样对应的地址信号的速
一文看懂DDR 布线在PCB 设计的重要
DDR 布线在PCB 设计中占有举足轻重的地位.
PCB 设计成功的关键就是要保证系统有充足的时序裕量。要保证系统的时序，线长匹配又是
一个重要的环节。我们来回顾一下，DDR 布线，线长匹配的基本原则是：地址，控制/命令
信号与时钟做等长。数据信号与 DQS 做等长。为啥要做等长？大家会说是要让同组信号同
时到达接收端，好让接收芯片能够同时处理这些信号。那么，时钟信号和地址同时到达接收
端，波形的对应关系是什么样的呢？我们通过仿真来看一下具体波形。
建立如下通道，分别模拟DDR3 的地址信号与时钟
文档评论（0）