超大规模实验报告.docVIP

《超大规模集成电路设计基础》 上机报告 姓名： 学号： 日期： 指导教师： 上机练习（一）：练习使用QuartusII软件 1. 内容及目的： 能够熟练地在QuartusII软件环境下进行编程，上机内容为：基本门设计的VerilogHDL语言输入、程序编译和波形仿真。 2. 上机程序： ⑴ 建立4输入与或非的门级模型 module AOI4(f,a,b,c,d); input a,b,c,d; output f; wire w1,w2; and G1(w1,a,b); and G2(w2,c,d); nor G3(f,w1,w2); endmodule //测试生成向量模块 module tb_AOI4; reg in_a,in_b,in_c,in_d; wire out_f; initial begin in_a = 0;in_b = 1;in_c=0;in_d=1; #10;in_a = 1;in_b = 0;in_d=0; #5;in_c=1; #5;in_a = 0;in_d=1;in_c=0; #5;$finish; end AOI4 AOI4_inst ( .f(out_f), .a(in_a), .b(in_b), .c(in_c), .d(in_d) ); Endmodule ⑵ 门延时程序设计 module delayex(out,a,b,c); input a,b,c; output out; wire w1; and #1(w1,a,b); or #2(out,w1,c); endmodule module stimulus; reg A,B,C; wire OUT; delayex G1(OUT,A,B,C); initial begin $monitor ($time,A=%b,B=%b,C%=c,OUT=%b,A,B,C,OUT); A=1;B=0;C=0; #1B=1;C=1; #2A=0; #1B=0; #1C=0; #3 $finish; end endmodule ⑶ 建立2输入与非门的开关级模型 module fetnand2(out,in_a,in_b); input in_a,in_b; output out; wire wn; supply1 vdd; supply0 gnd; pmos p1(out,vdd,in_a); pmos p2(out,vdd,in_b); nmos n1(wn,gnd,in_a); nmos n2(out,wn,in_b); endmodule //测试向量生成模块 module tb_fetnand2; reg in_a; reg in_b; wire out_fetnand2; initial begin in_a = 0; in_b = 0; #30; in_a = 1; in_b = 1; #50; $finish; end fetnand2 fetnand2_inst ( .out(out_fetnand2), .in_a(in_a), .in_b(in_b) ); Endmodule ⑷ 运用三态门建立MUX模型 module mux21(out,p0,p1,s); input p0,p1,s; output out; bufif0(out,p0,s); bufif1(out,p1,s); endmodule //测试生成向量模块 module tb_mux21; reg in_a,in_b,in_c; wire out_fetnand2; initial begin in_a = 0;in_b = 0;in_c=0; #30;in_b = 1; #50;in_c=1; #20;$finish; end mux21 mux21_inst ( .out(out_fetnand2), .p0(in_a),