《数字逻辑电路(A)》课程PPT第4章 组合逻辑电路.ppt

第4章 组合逻辑电路 4.2 常用组合逻辑电路 思考题： 以半加器和全加器为例，练习组合逻辑电路的分析和设计方法。 4.3 组合逻辑电路的设计 4.4 组合逻辑电路的竞争-冒险 4.2.6 奇偶校验器 4位奇偶校验器 2k+1 A B C D FOD FEV 0 1 1 0 1 0 0 1 1 0 0 1 0 1 1 0 1 0 0 1 0 1 1 0 0 1 1 0 1 0 0 1 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 FOD FEV A B C D 真值表 =1 =1 =1 1 A B C D FOD FEV 2. 8位奇偶校验器 =1 =1 =1 A B C D 1 FOD FEV =1 =1 =1 E F G H =1 3. 集成8位奇偶校验器（74180） 2k+1 A B C D E F G H FOD FEV ODD EVEN 74180 偶产生奇校验 奇产生偶校验 功能 1 0 0 1 0 1 1 0 0 0 1 1 0 0 1 1 1 0 1 1 0 0 1 0 偶数 奇数 偶数 奇数 X X FEV FOD ODD EVEN 1的个数 2k+1 A B C D E F G H FOD FEV 逻辑符号 2k+1 A B C D E F G H FOD FEV EVEN ODD 74180 2k+1 A B C D E F G H FOD FEV EVEN ODD 74180 D0 D1 D2 D3 D4 D5 D6 D7 D0 D1 D2 D3 D4 D5 D6 D7 1 1 传输线 偶产生器（发端） 奇/偶校验（收端） 1. 用译码器实现 译码器的特点：每个输出均对应一个输入最小项（高电平输出有效）或最小项的反（低电平输出有效）——用于实现其他组合逻辑电路。 实现方法：用或门（高电平输出有效的译码器）或者与非门（低电平输出有效的译码器）将相应的输出连接起来。 4.3.1 采用中规模集成部件实现组合逻辑电路 A2 A1 A0 BIN/OCT Y4 EN S1 S2 S3 Y7 Y6 Y5 Y3 Y1 Y0 Y2 逻辑符号 74138 【例1】用74138实现1位全加器 全加器的真值表 1 1 1 1 1 1 0 1 1 0 1 0 1 0 1 0 1 1 0 0 1 0 0 1 1 0 1 0 1 0 0 1 0 0 1 0 0 0 0 0 CO SO A B CI Y4 Y6 Y7 Y5 Y3 Y1 Y0 Y2 A2 A1 A0 BIN/OCT EN 74138 1 A B CI CO SO * 4.1 概 述 4.1.1 组合逻辑电路的特点 没有反馈电路和存储电路 当时的输出仅由当时的输入决定，与电路过去的输入状态无关——速度快 X0 X1 Xi-1 Y0 Y1 Yj-1 组合逻辑电路 4.1.2 组合逻辑电路的分析方法 逻辑图 表达式 真值表 电路功能 例：分析下图电路 A B F ? ? ? 0 1 1 1 1 0 1 0 1 0 0 0 F A B 电路功能：异或电路 逻辑问题 标准式 真值表 公式简化 卡诺图 图形简化 简化式 表达式转换 逻辑图 4.1.3 组合逻辑电路的传统设计方法 xxxx 1111 xxxx 1110 xxxx 1101 xxxx 1100 xxxx 1011 xxxx 1010 1100 1001 1011 1000 1010 0111 1001 0110 1000 0101 0111 0100 0110 0011 0101 0010 0100 0001 0011 0000 B3B2B1B0 A3A2A1A0 【例4.2】码转换器的设计 码转换器 A3 A2 A1 A0 B3 B2 B1 B0 8421BCD 余3BCD 例4.2设计电路各输出的卡诺图 B3 0 0 0 0 0 1 1 1 x x x x 1 1 x x 00 01 11 10 00 01 11 10 A1A0 A3A2 B2 0 1 1 1 1 0 0 0 x x x x 0 1 x x 00 01 11 10