- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
基于CPLD三相多波形函数发生器设计开题报告
毕 业 设 计 开 题 报 告
基于CPLD的三相多波形函数发生器
系 别:
班 级:
学生姓名:
指导教师:
20 年 月 日
毕业设计开题报告
课题题目 基于CPLD的三相多波形函数发生器 课题性质 A B C D E
□ □ ■ □ □ 课题来源 A B C D
□ □ ■ □ 成果形式 A B C D E
□ ■ ■ □ ■ 同组同学 无 见附页
指导教师意见(课题难度是否适中、工作量是否饱满、进度安排是否合理、工作条件是否具备等)
指导教师签名:
月 日 专家组及系里意见(选题是否适宜、各项内容是否达到毕业设计(论文)大纲要求、整改意见等)
专家组成员签字: 教学主任(签章):
月 日 基于CPLD的三相多波形函数发生器的设计
1 主要技术指标
设计制作一个基于CPLD的三相多波形函数发生器,能输出正弦波、三角波、方波等波形的信号源电路。
a.对正弦波信号的要求为:
信号频率范围:20Hz-20kHz之间可调,步长为10Hz;
频率稳定度:优于1/10000;
非线性失真系数≤3%。
b.对方波信号的要求是:
信号频率范围:20Hz-20kHz;
上升和下降时间1μs;
c.对三角波信号的要求为:
信号频率范围:20Hz-20kHz之间可调。
d.对以上三种频率均要求:
产生的频率都可以预置;
要求负载为600Ω时,输出信号的幅值大于3V;
输出的信号幅值能在100mv~3V的范围内调整,步长为100mV。
以上三种波形之间的相位差均为120°。
2 工作思路
数字直接频率合成(Direct Digital Synthesis)是20世纪60年代末出现的第三代频率合成技术。该技术从相位概念出发,以时域采样定理为基础,在时域中进行频率合成。DDS频率转换速度快,频率分辨率高,并在频率转换时可保持相位的连续,因而易于实现多种调制功能。DDS是全数字化技术,其幅度、相位、频率均可实现程控,并可通过更换波形数据灵活实现任意波形。
数字直接频率合成(DDS)是产生正弦波、方波、矩形波和三角波等比较理想的方法,可以通过软件和硬件实现,即首先将构成波形的数据编程存入EPROM中,然后再利用累加器按照频率要求相对应的相位增量作累加,再以累加器的相位值为地址码,读取存储器中的波形数据,经过D/A变换和滤波后得到波形信号输出。
CPLD的内部结构首先由控制寄存器将外部控制器送入的数据转换为频率和幅度控制字;然后再由分频器根据频率控制字进行分频并将输出作为寻址计数器的时钟;寻址计数器的寻址空间为360字节,由于寻址空间为360字节,故在输出寻址数大于360时,须对360取模。通过模360加法器可以产生120°的相位差。模360加法器设计这个模块是用来产生120°的相移,以形成三相相差为120°的输出波形。
CPLD幅度控制字经D/A转换输出后,可作为查找表输出DAC的参考电压,
该参考电压可通过改变幅度控制字来进行改变,从而改变输出信号的幅度。
控制寄存器的设计主要是将外部控制器输入的数据转换为频率和幅度控制字。
分频比可变的分频器模块的设计主要是根据频率控制字决定分频倍数,从而输出与频率控制字相对应的频率时钟,此模块的输出可作为寻址计数器的时钟。
寻址计数器主要用于产生对ROM寻址输出波形数据的寻址信号,其寻址空间为360字节。可对ROM中的查找表进行寻址,查找表ROM设计这个模块主要用于存储各种波形数据,以便通过寻址计数器寻址输出并经D/A转换来输出各种波形,其中包括正弦波、三角波、方波以及锯齿波。
此方案可以方便地输出多种三相波形,而且由于CPLD具有可编程重置特性,因而可以方便地改变控制方式或更换波形数据,而且简单易行,易于系统升级,同时具有很高的性价比。
图1 毕业设计流程图
MAX+PLUSⅡ是第三代 CPLD/FPGA开发系统,它界面友好,使用方便;设计者无须精通器件内部的复杂结构;可以采用多种设计输入方式建立设计项目。MAX+PLUSⅡ的在平台的操作菜单十分便于设计者运用这些模块完成较复杂的设计;MAX+PLUSⅡ具有门级仿真器,可以进行功能仿真和时序仿真,能产生精确的仿真结果。VHDL语言是一种硬件描述语言,它的全称为“超高速集成电路硬件描述语言”。VHD
您可能关注的文档
最近下载
- 移动式升降平台安全管理.pptx VIP
- JMP中文版使用指南.pdf VIP
- 供应商供货能力评估方法.docx VIP
- 外研版(2019) 选择性必修第四册 Unit 4 Everyday Economics Using language教案.docx VIP
- 2025年中国AI智能硬件行业市场竞争现状及未来前景研判报告.docx
- 国开一体化平台04037《人体解剖生理学(本)》章节自测(1-11)试题及答案.pdf VIP
- 思迅专卖店管理系统8特色介绍.ppt VIP
- 培智二年级生活语文第二学期教学计划.docx VIP
- 小公司财务管理制度简单版(二篇).doc VIP
- 高中英语词汇3500词(必背)-高中英语必备3500词汇表.pdf VIP
文档评论(0)