单片机原理及应用介绍第2章单片机芯片的硬件结构.pptVIP

第章单片机的硬件结构 本章内容 Single Chip Microcomputer 2.1 AT89C51单片机的逻辑结构及信号引脚 2.2 AT89C51 的内部存储器 2.3 实训1：单片机复位、晶振、ALE信号的观测 2.1.1 AT89C51单片机的逻辑结构 时钟电路 CPU ROM RAM T0 T1 中断系统 串行接口 并行接口 P0 P1 P2 P3 TXD RXD INT0 INT1 定时计数器 结构框图 中央处理器CPU：8位，运算和控制功能 内部RAM：共256个RAM单元，用户使用前128个单元，用于存放可读写数据，后128个单元被专用寄存器占用。 内部ROM：4KB掩膜ROM，用于存放程序、原始数据和表格。 定时/计数器：两个16位的定时/计数器，实现定时或计数功能。 并行I/O口：4个8位的I/O口P0、P1、P2、P3。 串行口：一个全双工串行口。 中断控制系统：5个中断源（外部中断2个，定时/计数中断2 个，串行中断1个） 时钟电路：可产生时钟脉冲序列，允许晶振频率6MHZ和12MHZ 1、AT89C51单片机的基本组成 中央处理器CPU：8位，运算和控制功能 内部RAM：共256个RAM单元，用户使用前128个单元，用于存放可读写数据，后128个单元被专用寄存器占用。 内部ROM：4KB掩膜ROM，用于存放程序、原始数据和表格。 定时/计数器：两个16位的定时/计数器，实现定时或计数功能。 并行I/O口：4个8位的I/O口P0、P1、P2、P3。 串行口：一个全双工串行口。 中断控制系统：5个中断源（外中断2个，定时/计数中断2 个，串行中断1个） 时钟电路：可产生时钟脉冲序列，允许晶振频率6MHZ和12MHZ 2.89C51芯片逻辑结构图 指令 寄存器 译码 地址 译码 程序计数器 地址寄存器 累加器A 运算器 ①② 存 储 器 内部数据总线 外部地址总线AB 数据缓冲器 外部数据总线DB 寄存器区 外部控制总线CB 内部控制信号 时钟及清零 3.单片机的工作过程 取指过程 例: MOV A,#09H 74H 09H ;把09H送到累加器A中 执行过程 PC= 0000H 0001H 0000H 0002H 0 1 1 1 0 1 0 0 0 0 0 0 1 0 0 1 (PC) (PC) 0001H 0002H 0000H 外部控制总线CB 取指过程 (PC) 执行过程 你知道PC的作用吗？ 2.1.3 AT89C51的信号引脚 P3口线的第二功能 VCC VSS XTAL2XTAL1 RST P0. 0P0.1P0.2 P0.3 P0.4 P0.5 P0.6 P0.7 P1. 0P1.1P1.2 P1.3 P1.4 P1.5 P1.6 P1.7 P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2. 0 ALE P3. 0P3.1P3.2 P3.3 P3.4 P3.5 P3.6 P3.7 2、振荡电路：XTAL1、XTAL2 3、复位引脚：RST 4、并行口：P0、P1、P2、P3 7、ALE：地址锁存控制信号 1、电源线：VCC(+5V)、VSS(地) EA PSEN 5、EA：访问程序存储控制信号 6、PSEN：外部ROM读选通信号 RXD/TXD/INT0/ INT1/ T0/ T1/WR/ RD/ 1234567891011121314151617181920 4039383736353433323130292827262524242221 8031 AT89C51 8751 3.控制、选通和复位引脚 （1） (9脚)：复位信号输入端。当振荡器工作时，RST引脚出现两个周期以上高电平将使单片机复位。 （2） (30脚)：地址锁存使能端/编程脉冲。当访问外部器件时的负跳变将低8位地址写入地址锁存器；在Flash编程时输入编程脉冲。在非访问外部器件期间，引脚仍以1/6振荡频率的脉冲输出，可用于外部计数或时钟信号。 （3） (29脚)：访问外部程序存储器读选通信号。在访问外部程序存储器读取指令码时，每个机器周期产生两次有效信号，即输出两个有效脉冲，有效信号作为外部ROM芯片输出允许OE的选通信号。在读内部ROM或片内外RAM时，信号无效。 （4） (31脚)：访问内部或外部程序存储器选择信号/编程电源。 当端保持高电平(接Vcc)时则CPU首先从片内0000H单元开始执行内部程序存储器程序，如果外部还有扩展程序存储器，则CPU在执行完内部程序存储