微处理器第三章微处理器体系结构编2单元.pptVIP

存储器间接寻址方式 memory indirect addressing mode 多级间接寻址； 通常用于访问存储器中的“跳转表”：跳转表首地址指定在寄存器中，该表中的每个表项指向一个可访问到操作数的存储器单元。 跳转表 位移量寻址方式displacement addressing mode 通常用于数组、矩阵类向量数据的存取：寄存器值指定数组首地址，立即数指定组内偏移； 变址寻址方式indexed addressing mode 通常用于数组、矩阵类向量数据的存取：寄存器1值指定数组首地址，寄存器2指定组内偏移； 两个寄存器的内容相加将给出读取所需元素的有效地址 比例尺寻址方式scaled addressing mode 用字节表示的操作数的长度 位移量寻址+ 变址寻址+ 自增/自减寻址 PC相对寻址方式Program Counter-related addressing mode 主要用在转移和跳转指令，指定汇编语言程序码的内部位置作为目的地址偏移量操作数。 指令：JUMP [abe] 操作： PC ←[abe] = (PC)updated +immSign_ext 当前指令取出后的PC值 出现在指令中 * 3.3.5 指令系统设计要点 指令系统设计需考虑的因素 满足编程要求。程序员的软件接口，必须考虑编程的便利和效率 实现技术。处理器的硬件实现，芯片硬件设计实现的经济性。流水线是实现高性能处理机的流行技术，指令系统设计有利于流水线的实现 计算机的综合性能。CPU执行时间与每一类型指令的平均执行时间CPI和时钟频率有关。最常用的指令类型尽可能快速执行，而最耗费时间(但最少用)的指令类型应从指令系统中去掉，改用软件实现。这是计算机结构师在设计指令系统时总是要面对的一个硬件和软件之间权衡的问题 向后兼容。这实际上是指令系统设计中的一个限制而不是有利因素。Pentium系列便是一个典型例子。 流水线技术的特点 延迟＝320ps 吞吐量＝3.12GIPS 延迟＝?ps 吞吐量＝?GIPS 延迟＝360ps 吞吐量＝8.33GIPS 单个操作延迟增加； 整体吞吐量增加； 流水线操作过程 上一段流水线计算完毕，中间 计算结果等待保存； 保存上一段计算结果，以供后段 流水线计算使用； 该段流水线计算处理； 该段流水线计算完毕，保存结果， 并进入至下一段流水线 流水线的局限性 各阶段性能差异（不一致）会导致流水线性能下降；吞吐量受最慢阶段速度的限制。 寄存器延迟开销导致流水线性能下降 硬件空闲 延迟＝?ps 吞吐量＝?GIPS 延迟＝360ps 吞吐量＝8.33GIPS 延迟＝510ps 吞吐量＝5.88GIPS * 指令流水线设计 机器指令；微程序；微操作 指令流水线：将指令执行过程细化成若干个操作阶段；各个阶段可以同时处理不同指令的操作。 T1：微操作1(命令1，命令2，…) 微操作2(命令1，命令2) ……… Ti：微操作j(命令1，命令2，…) 微指令i ……… Tm：微操作n(命令1，命令2，…) 微指令m 微指令1 一条机器指令 一个微程序 指令流水线设计 串行方式执行指令 流水线方式执行指令 基本原理—指令流水线由所有细化的操作阶段串联而成 时（间）空（间）图表示指令流水线工作原理 指令流水线设计 深度(depth) 即流水级数m 每一作业从开始到结束所需时钟周期数，＝m 理想流水线： 各级延时时间相等； 无等待时间； 大量代码不断流； 吞吐量(Throughput Rate) 吞吐量Tp：指单位时间内能完成的作业量。 最大吞吐量Tpmax：流水线达到稳定状态后的吞吐率。 用于描述流水线执行各种运算的速率，通常表示为每秒执行的运算数或每周期执行的运算数。 若一个m级线性流水线各级时长(即拍长)均为Δt，则连续处理n条指令时的实际吞吐量Tp为： 可以看出，当n→?时，最大吞吐量Tpmax＝1/ Δt 理想流水线，大量代码：Tpmax＝1/ Δt 加速比(Speedup Ratio) 非流水线执行时间相对流水线执行时间之比。 若一个m级线性流水线各级时长(即拍长)均为Δt，则连续处理n条指令时的加速比Sp为: 可以看出，当 n→?时，Sp→m，即最大加速比等于流水线的段数m。 效率(Efficiency) 一定时段 内，流水线所有段处于工作状态的比率。 若一个m级线性流水线各级时长(即拍长)均为Δt，则连续处理n条指令时的效率E为: E =指令完成时间内占用的时空区 /指令总时空区 可以看出，当 n→?时，E→