为三态输出的八D透明锁存器.docVIP

373为三态输出的八D透明锁存器,共有54/74S373和54/74LS373两种线路结构型式。373为三态输出的8 D透明锁存器, 373的输出端O0-O7可直接与总线相连。当三态允许控制端OE为低电平时，O0-O7为正常逻辑状态，可用来驱动负载或总线。当OE为高电平时，O0-O7呈高阻态，即不驱动总线，也不为总线的负载，但锁存器内部的逻辑操作不受影响。当锁存允许端LE为高电平时，O随数据D而变。当LE为低电平时，O被锁存在已建立的数据电平。当LE端施密特触发器的输入滞后作用，使交流和直流噪声抗扰度被改善400mV。 373引出端符号： ???D0～D7-----数据输入端?????OE-----三态允许控制端（低电平有效） ???LE-----锁存允许端???????????? O0-O7-----输出端 373外部管腿图、真值表： ?????? 逻辑图： ???? 其他参数： 极限值: ??电源电压?? ………………………………………. 7V ??输入电压?? ??54/74S373??……………………………………….??5.5V ??54/74LS373 ……………………………………….??7V ??输出高阻态时高电平电压 ……………………….??5.5V 工作环境温度 ： ??54XXX??????……………………………………….??-55~125℃ ??74XXX??????……………………………………….??0~70℃ ??存储温度 ??……………………………………….??-65~150℃ 推荐工作条件： 静态特性： 动态特性： tPZH输出由高阻态到高允许时间 tPZL输出由高阻态到低允许时间 tPHZ输出由高到高阻态禁止时间 tPLZ输出??Vcc??8Q??8D??7D??7Q??6Q??6D??5D??5Q??ALE┌┴─┴─┴─┴─┴─┴─┴─┴─┴─┴┐????8位锁存器 74LS373 20??19??18??17??16??15??14??13??12??11│??）???????????????????????????????????? │ 1?? 2?? 3?? 4?? 5?? 6?? 7?? 8?? 9??10│└┬─┬─┬─┬─┬─┬─┬─┬─┬─┬┘?? -OE 1Q??1D??2D??2Q??3Q??3D??4D??4Q??GND由低到高阻态禁止时间 图6.2 单片机扩展2732 EPROM电路 3. 芯片说明 74LS373 74LS373是带三态缓冲输出的8D锁存器，由于单片机的三总线结构中，数据线与地址线的低8位共用P0口，因此必须用地址锁存器将地址信号和数据信号区分开。74LS373的锁存控制端G直接与单片机的锁存控制信号ALE相连，在ALE的下降沿锁存低8位地址