卓越微处理器原理考试题(正考).docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
卓越微处理器原理考试题(正考)

姓名 学号 总分 任课老师 题号 一 二 三 四 五 得分 答题时间:120分钟(全部题均答在试卷上) 一单选题(本大题共1小题,每小题1分,共1分) 1在下列指令中,合法的指令是()。 A. ADD [BR]01H B. OUT AL,DR C. ROL CL,BR D. IN AL,DR 2.指令 “MOV AR,[BR]” 源操作数的寻址方式为( )。 A. 寄存器寻址 B.寄存器间接寻址 C. 寄存器相对寻址 D.基址变址寻址 3.一个无符号二进制数逻辑左移一位相当于将其 ( )。 A. 乘以1 B.乘以2 C.除以1 D.除以2 4. 5.若位容量为32K位的SRAM芯片具有8条数据线,则它具有的地址线条数为( )。 A.11 B.12 C.13 D.14 6.若定义DAT DD ,则DAT+2字节单元的数据是( )。 A.87H B.65H C.43H D.21H ..若主程序中已使中断标志IF置“1”(中断允许),则响应中断请求进入中断服务程序并返回主程序后,IF标志位( )。 A.一定为“1”B.一定为“0” C.可能为“1”,也可能为“0”D.以上均不对 .10.中断向量可提供( ) A.被选中设备的地址 B.传送数据的起始地址 C.主程序的断点地址 D.中断服务程序的入口地址 根据下面的指令和伪指令序列,AR寄存器的内容__________。 TAB DB 6,5,4,3,2,1 ENTRY EQU 3 MOV BR,OFFSET TAB ADD BR,ENTRY MOV AR,WORD PTR [BR]_________ 。 11.CPU执行: MOV AR,62A0H ADD AR,9D60H 后,CF= , OF= , ZF= , PF= , SF= 。 三、简答题(每小题4分,共8分) 1.简述I/O端口的编址方式及优缺点。 2.中断向量表的功能是什么?叙述CPU利用中断向量表转入中断服务程序的过程。 四、程序分析题(7分,7分,4分,共18分) 1.假设下列定义变量在内存中按顺序存放,画出下列变量在存储器中的空间分配。 DATA VAR1 DB 10,2,99 VAR2 DW 8500H VAR3 DB ‘ABC abc’ VAR4 DD 30000H,8600H ENDS 地址 +0 +1 +2 +3 +4 +5 +6 +7 0000H 0008H 0010H 0018H 2.一个8位的算术逻辑单元(ALU),如图1所示,根据操作码的高两位可以完成两个操作数的加、减、按位与以及按位或运算,输出可以根据操作码的最低位选择移位输出。用VHDL描述该ALU的代码如下所示。 图1 8位ALU原理框图 用VHDL描述该ALU的代码: LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_ARITH.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY ALU_8bits IS PORT( Op_code : IN STD_LOGIC_VECTOR( 2 DOWNTO 0 ); Input_A, Input_B : IN STD_LOGIC_VECTOR( 7 DOWNTO 0 ); ALU_output : OUT STD_LOGIC_VECTOR( 7 DOWNTO 0 ) ); END ALU_8bits; ARCHITECTURE behavior OF ALU_8bits IS BEGIN PROCESS ( Op_code, Input_A, Input_B ) VARIABLE temp_output : STD_LOGIC_VECTOR( 7 DOWNTO 0 ); --变量定义 BEGIN CASE Op_Code ( 2 DOWNTO 1 ) IS WHEN 00 = temp_output := Input_A + Input_B; WHEN 01 = temp_output := Input_A - Input_B; WHEN 10 = temp_output := Input_A AND Input_B; WHEN 11 = temp_output := Input_A OR Input_B;

文档评论(0)

woai118doc + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档