微处理器系统结构与嵌入式系统-第三单元.pptVIP

8086体系结构 1、冯式结构 2、运算器操作数可以从寄存器、存储器或I/O端口获得 3、分成两大功能部件EU、BIU ARM指令系统特点 1、RISC指令规则，适合流水设计 2、寻址方式灵活简单，执行效率高 3、所有指令的条件执行实现最快速的代码执行 4、支持Thumb（16 位）/ARM（32 位）双指令集，能很好的兼容8 位/16 位器件 x86指令系统特点 1。为保持兼容性采用变长的、高度不规则的CISC指令集。 2。是基于专用寄存器组的二地址存储器-寄存器(M-R)机：对于二元操作，一个操作数总是指定在寄存器中，另一个操作数可以从存储器或寄存器中读取。 片上多核处理器(Chip of Multi-core Processor) ① 易扩展 ② 设计可复用 ③ 低功耗 ④ 容忍线延迟 流处理器(Stream Processor) ①计算和数据分离 ②重新组织流水线型的计算链 ③ 硬连线流处理器和可编程流处理器 源结点 计算核心 输出 存储处理器 (Processor In Memory) * * / 32 ① DRAM和计算逻辑集成在同一芯片内 ② 提供高效率的机制来协调计算和通信 可重构计算处理器(Reconfigurable Processor) ① 时空域：采用时分复用方式利用可重配置硬件 ② 设计灵活，易升级 ③静态（全局）和动态（局部，无需停止工作） 流水线结构与微码结构的比较 比较下列操作在微码CPU和流水线CPU中的执行情况 Mem(Reg 1)+Mem(Reg 2)→Reg 3 微码机器（CISC）中只需要一条指令表示，而在流水线机器（RISC）里则需要3条指令； 假设没有存储器延迟，则流水线机器中这3条指令可以在3个时钟周期内完成，而微码机器则需要8个时钟周期。 在流水线机器中需要取存5次存储器，而微码机器只需要3次。 若存储器速度为系统瓶颈，则应采用微码CPU 3次指令，2次数据 1次指令，2次数据 取指+译码执行：取操作数×2，加法，存结果 第三章 习题 作业：1~3、5、9、10、11、13~15 思考：1.6、4、6~8 、12、16 练习题 1、有一条4个段的线性流水线，各段的执行时间分别为50ns、50ns、100ns、200ns。 （1）连续向流水线输入6条指令，画出指令执行的时-空图，求该流水线的实际吞吐率和效率。注意计算时需写出步骤。 （2）该流水线的瓶颈在哪一个段？请采用两种不同的措施消除此瓶颈，画出两种改进方法后执行6条指令的时-空图。 * 比例尺寻址方式scaled addressing mode 用字节表示的操作数的长度 位移量寻址+ 指数寻址+ 自增/自减寻址 PC相对寻址方式Program Counter-related addressing mode 主要用在转移和跳转指令，指定汇编语言程序码的内部位置作为目的地址偏移量操作数。 指令：JUMP [abe] 操作： PC ←[abe] = (PC)updated +immSign_ext 当前指令取出后的PC值 出现在指令中 3.2.2基本的数据通路结构 ALU的实现： (1)由基本门电路实 现全加器； (2)由n位全加器构成 n位加法器； (3)以加法器为核心， 通过扩展输入选 择逻辑实现其它 基本算术和逻辑 运算； ALU功能描述示例 算术逻辑运算功能 移位运算功能 数据通路中数据流的定义 IR ID REG ALU MEM 开始 退出 IR ID ALU MEM REG 微操作通道 开始 退出 单通数据通道 RISC：Load/Store结构 CISC：寻址方式复杂 数据通路的实现 3.2.3控制流程:程序、指令、微操作 3.2.4 时序控制部件 时序控制部件：脉冲源+分频逻辑；用以产生各种系统所需的、满足时序要求的控制信号。 指令周期 读取并执行一条指令所需的时间 工作周期 指令周期中的不同工作阶段 时钟周期 系统中最小的基本时间分段 CPU中的多级时序 一个指令周期中的多个工作周期 现代控制器设计趋势: 采用非集中控制模式，I/O和M拥有各自的控制器，从而变为自主的功能部件。 I/O和M采用异步控制。 按照微控制命令的形成方式，控制器可分为随机逻辑和微程序两种基本类型。 3.2.5 控制器的设计 控制器根据指令译码结果和当前状态决定在什么时间、根据什么条件、发出什么命令、做什么操作： 生成时序控制信号 生成指令执行所需的控制信号 响应各种中断或异常事件请求 随机逻辑CPU的体系结构 随机逻辑(硬连逻辑)体系结构用布尔逻辑函数来表示控制单元的输入和输出之间的关系。 时序部件 指令预处理 随机逻辑CPU