电子线路实验频率计.doc

ISP器件的设计与应用Ⅱ 实验目的 学习并理解Xilinx IP核生成应用系统的原理。 学习并掌握利用Xilinx IP核生成应用系统生成 DDS核和除法器核。 学习并掌握波形发生器原理。 学习并掌握频率计的原理 二、实验内容与要求 1）学习及验证实验项目： 按照实验指导书4.5节所示步骤，建立工程项目，生成DDS及除法器核，进行时序仿真，验证所设计功能，然后进行编译，正确生成所需下载.bit类型文件。下载配置文件到实验板BASYS2上，观察验证实验现象。 2）设计实验项目 功能要求： 基本要求 1．使用Digilent Basys 开发板可输出2KHZ正弦波信号(仿真)， 2．输出正弦波信号的同时，可输出同频方波信号，并用示波器验证。 3．可对该信号进行计数，并在Digilent Basys 开发板上显示频率计数结果（精确到Hz）。 发挥部分 1．可通过拨码或按键输入指定所生成输出信号的频率； 2．增加输出波形的路数（各路之间可手动设置同步关系）； 3．实现输出信号的DA转换（附加必要外围电路）； 4．增加输出波形的种类（如三角波、锯齿波等）。 5．幅度可调； 6．输出信号类型、频率、幅度的手动设置输入控制； 7．可测量外部输入到Digilent Basys 开发板允许的电压信号的频率（注意校验信号幅度峰值3.3V与注意共地与连接关系！），并在Digilent Basys 开发板上显示频率计数结果。 8．利用Digilent Basys 开发板VGA输出接口实现波形发生器与频率计用户界面。 9．增加输入计数信号波形的路数； 10．提高所设计实现的波形发生器与频率计的量程与精度； 11．用户自定义波形的输入与产生 12．其他功能与性能。 3）设计步骤与要求： 1．理解并掌握实现系统的基本原理。 2．在Xilinx ISE13.1 软件中，编写输入所设计的源程序文件。 3．对源程序进行编译及仿真分析（注意合理设置，以便能够在验证逻辑的基础上尽快得出仿真结果）。 4．输入管脚约束文件，对设计项目进行编译与逻辑综合，生成下载所需.bit类型文件。 5．在Basys2实验板上下载所生成的.bit文件，观察验证所设计的电路功能。 三、设计思路 1）波形发生器——DDS实现 基于 Xilinx 公司系列 FPGA IP CORE 的 DDS 设 计方 法, 直 接从 CoreGenerator 中调用 DDS IP CORE 即可实现DDS 核心功能 1．频率调节 通过修改DDS 的控制字即可实现输出频率的调节,本电路设计的频率输出范围为 300~ 600 Hz, DDS 时钟 f clk为 10 MHz, 由外部有源 50 MHz晶振提供, 经FPGA 内部5分频得到。 2．相位调节 由于本例中IP CORE 的密封性, 不能实现对直接累加寄存器 D2的操作, 通常通过改变累加寄存器的状态来实现相位调节的方法不适合本设计。考虑到 DDS 时钟 f clk也是影响相位的因素, 本设计采用“吞时钟”方法来实现对信号相位的调节。 3．幅度调节 输出波形的重构与幅度调节是通过双通道 DAC 芯片TLC7528实现的，DAC 采用直通模式( 使能 CS信号和写WR 信号已经接地) , 通道 A 的输出作为通道 B的参考电压来控制通道 B的输出幅度。 2）直接测频方法 常用的直接测频方法主要有测频法和测周期法两种。 测频法：在确定的闸门时间 Tw 内，记录被测信号的变化周期数（或脉冲个数）Nx，则被测信号的频率为：fx=Nx/Tw。 测周期法：需要有标准信号的频率 fs，在待测信号的一个周期Tx内，记录标准频率的周期数 Ns，则被测信号的频率为：fx=fs/Ns。 这两种方法的计数值会产生±1个字误差，并且测试精度与计数器中记录的数值 Nx或 Ns有关。为了保证测试精度，一般对于低频信号采用测周期法；对于高频信号采用测频法。本次实验采用的是测频法。 设在一次实际闸门时间τ中计数器对被测信号的计数值为 Nx，对标准信号的计数值为 Ns。 标准信号的频率为 fs，则被测信号的频率为 3）实验代码设计 工程主要包括 4个模块： 生成测试信号模块 test_wave 生成三角波和利用DDS生成正弦波，位数为12bit （可自行设置）； 利用系统提供的IP核DDS生成gen_dds.xco，在输入时钟信号clk，复位信号reset与控制选择信号switch的控制下生成正弦波与三角波；信号输出为12位数据data_out。 计算最大值和最小值模块data_process1 计算输入波形的最大值和最小值； 在输入时钟信号clk，复位信号reset,