数字逻辑系统报告.docVIP

数字逻辑系统课程设计 实验报告 十路智力抢答器 专业班级：09电子信息工程C班 学 号：0915241010 姓 名：杜雨峰  目录 系统总框图及总原理图………………………………………3 二、实验目的……………………………………………………………3 三、设计要求与内容…………………………………………………3 四、系统仿真……………………………………………………………4 五、实验设计及原理…………………………………………………4 六、实验结果分析……………………………………………………6 附：原件清单…………………………………………………………6 系统总框图及总原理图 十路抢答总体框图 十路抢答器总原理图 实验目的 通过已学数字电子技术的基础理论和基础实验，设计十路数字抢答器，作出电路图，通过这次设计让学生回顾所掌握组合电路、时序电路、编程器件，译码器件和任意集成电路的综合使用及设计方法，达到数字实验课程大纲所要求掌握的基本内容。 设计要求与内容 有许多比赛活动中，为了准确、公正、直观地判断出第一抢答者，通常设置一台抢答器，通过数显、灯光及音响等多种手段指示出第一抢答者。 （1）设计制作一个可容纳十组参赛的数字式抢答器，每组设置一个抢答器按钮供抢答者使用。 （2）电路具有第一抢答信号的鉴别和锁存功能。在主持人系统发出抢答指令后，若参赛者按抢答开关，则组别显示电路显示出抢答者的组别，同时蜂鸣器发出“滴”的音响持续。此时，电路应具备自锁存功能，使别组的抢答开关不起作用。 抢答限时：主持人按下抢答键后，设置30秒为抢答时间秒。若30秒内无人抢答，倒计时为0时发出报警，说明该抢答题目作废。此时闭锁所有抢答按键，只有当主持人再次按下抢答键开始下一次抢答方可抢答。 答题限时：当选手按下按钮时，启动倒计时，倒计时为0时发出报警，说明答题时间到。 系统仿真 仿真时由Proteus仿真结果达到了设计目标，可以实现当主持人按下开始开关，就开始30s倒计时，有人抢答后号码锁存住并且倒计时也停止计时，蜂鸣器发出报警。 实验设计及原理 一）总体方案设计 设计思路 (1)本题的根本任务是准确判断出第一抢答者的信号并将其锁存。 实现这一功能可用触发器或锁存器等。在得到第一信号之后应立即将电路的输入封锁，即使其他组的抢答信号无效。同时还必须注意，第一抢答信号应该在主持人发出抢答命令之后才有效。 (2) 当电路形成第一抢答信号之后，用编码、译码及数码显示电路显示出抢答者的组别，也可以用发光二极管直接指示出组别。还可以用鉴别出的第一抢答信号控制一个具有两种工作频率交替变化的音频振荡器工作，使其推动扬声器发出两态笛音音响，表示该题抢答有效。 (3) 在主持人没有按下开始抢答按钮前无法进行抢答。当主持人按下开始抢答按钮后，开始进行30秒倒计时，此时，若有组别抢答，显示该组别并伴有“滴”声。当计时时间到，仍无组别抢答，则会发出“嘀---”的声音，主持人清零后开始新一轮抢答。 二）各模块设计方案及原理说明 （1）抢答部分 实现功能：抢答显示号码、锁存、抢答后报警提示 实验原理：该部分用到的芯片主要有有74LS147、74HC573、CD4511、74LS04。其中74LS147是优先编码器 引脚中的I9-I1分别代表1-9号选手。抢答开始后，第一个抢答的选手的编号会被74LS147编码，输出端与74HC573即锁存器相连，当第一组编码输入时，锁存器即将编码锁存，并通过74HC04即反向器连向译码器CD4511，通过译码输入数码管实现选手编号的显示。 抢答部分电路如下： （2）倒计时部分 实现功能：30s倒计时、主持人开关 倒计时原理：此部分电路主要完成的功能是当主持人按下开始抢答按钮后，进行30s倒计时，到0s时蜂鸣器发出“滴-----”的声音。首先用555定时电路产生秒振荡频率，控制74LS192加减计数器的down输入端，按秒频率减数。计时倒数到零时控制高位的74LS192会产生借位信号，经过一个非门后，再和抢答信号一起经过或门以后直接驱动LED和蜂鸣器。 N E555振荡频率f=1/（tpl+tpH）=1.43/[(R1+2R2)C]=1Hz 现在取C=10uf通过计算得出R1+2R2=143k 再取R1=10k 得R2=66.5k根据实际元件值故取R2=68k 实现电路如下: 实验结果分析 经过原理分析到PCB布线，最终的成品基本能满足课题的要求。在制作电路板的过程中曾经出现过很多问题，例如数码管不亮、蜂鸣器不响、某些编号不显示的问题。经过仔细排查，问题基本上都是虚焊或者跳线接错，芯片在插入底座的时候也出现某一个管脚 没有插进去或者芯片已经损坏的情况。这一系列的检查之后，设计的抢答器能够实现10路抢答、清零、锁存