第章NiosII系统高级开发技术.pptVIP

* * * * * * * * * * * * * * * * * * * * * * * * * 8.2 定制基于Avalon的用户外设 PWM设计说明 任务逻辑结构图 8.2 定制基于Avalon的用户外设 PWM设计说明 寄存器名 地址偏移量 访问属性 描 述 clock_divide 00 读/写 用来设定PWM输出周期的时钟数 duty_cycle 01 读/写 用来设定一个周期内PWM输出低电平的时钟个数 enable 10 读/写 使能和关闭PWM输出，为1时使能PWM输出 保留 11 － 表8.2 HAL数据类型定义 8.2 定制基于Avalon的用户外设 PWM设计说明 HDL中的信号名 Avalon信号类型 宽度 方向 描述 clock clock 1 input 同步数据传输与任务逻辑 resetn reset_n 1 input 复位信号，低有效 chip_select chipselect 1 input 片选信号 address address 2 input 2位地址,只有其中3个译码被使用 write write 1 input 写使能信号 write_data write_data 32 input 32位写数据值 read read 1 input 读使能信号 read_data readdata 32 output 32位读数据值 表8