计算机组成原理3-3.ppt

* Cache全相联映射载入过程 22 26 22 26 16 4 16 18 载入 载入 命中 命中 载入 载入 命中 载入 t 22 22 26 22 26 22 26 22 26 22 26 16 22 26 16 4 16 26 16 4 16 0 1 2 3 4 5 6 7 4 18 * 例题 设Cache为1K,主存为64K，试写出当采用如下三种映像方式时，主存和Cache的分组情况和CPU给出的访问地址的格式：设每块大小为128个字节。若Cache分组，则每组包括2块。1） 全相联映像方式2） 直接映像方式3） 组相联映像方式 * 例题 一个组相联映象的Cache，有64个页面,每组4个页面，主存共有4096个页面，每个页面32个字，因而在主存地址中,应有标记字段_____位，组地址字段_____位。 * 主存大小为2 MB，Cache大小为8 KB，采用2路组相联方式，每个Cache块大小为128字节。 （1）求主存地址格式及各字段的位数和含义 （2）Cache的格式 （3）Cache的Tag需多少位？ * 3.6.4替换策略 FIFO（先进先出） LFU（最不经常使用 ） LRU（近期最少使用） * 3.6.3替换策略 例子：设cache有1、2、3、4共4个块，a、b、c、d等为主存中的块,访问顺序一次如下：a、b、c、d、b、b、c、c、d、d、a ,下次若要再访问e块。问，采用LFU和LRU算法替换结果是不是相同？ ? * ? ? LFU（最不经常使用） LRU（近期最少使用） ? 说明 1块 2块 3块 4块 说明 1块 2块 3块 4块 a a进入 1 0 0 0 a进入 0 1 1 1 b b进入 1 1 0 0 b进入 1 0 2 2 c c进入 1 1 1 0 c进入 2 1 0 3 d d进入 1 1 1 1 d进入 3 2 1 0 b 命中 1 2 1 1 命中 4 0 2 1 b 命中 1 3 1 1 命中 5 0 3 2 c 命中 1 3 2 1 命中 6 1 0 3 c 命中 1 3 3 1 命中 7 2 0 4 d 命中 1 3 3 2 命中 8 3 1 0 d 命中 1 3 3 3 命中 9 4 2 0 a 命中 2 3 3 3 命中 0 5 3 1 e 替换a 1 0 0 0 替换b 1 0 4 2 ? * 3.6.6写操作策略 写回法：换出时，对行的修改位进行判断，决定是写回还是舍掉。 全写法：写命中时，Cache与内存一起写 写一次法：与写回法一致，但是第一次Cache命中时采用全写法。 * * * * * * * * * * * * * * 第3章 存储系统 3.1存储器概述 3.2半导体随机读写存储器 3.3半导体只读存储器 3.4半导体存储器的容量扩展 3.5高速存储器 3.6Cache存储器 返回 * 3.6 Cache存储器 1、基本原理 （1）功能：解决CPU和主存之间的速度不匹配问题 * 3.6 Cache存储器 * 3.6 Cache存储器 （2）cache基本原理 地址映射； 替换策略； 写一致性； 性能评价。 * 3.6 Cache存储器 cache基本原理小结： 一般采用高速的SRAM构成。 CPU和主存之间的速度差别很大采用两级或多级Cache系统 早期的一级Cache在CPU内，二级在主板上 现在的CPU内带L1 Cahe和L2 Cahe 全由硬件调度，对用户透明 CPU与Cache之间的数据传送是以字为单位，主存与Cache之间的数据传送是以块为单位 * 3.6 Cache存储器 （3） Cache的命中率 从CPU来看，增加cache的目的，就是在性能上使主存的平均读出时间尽可能接近cache的读出时间。为了达到这个目的，cache的命中率应接近于1。 * 3.6 Cache存储器 命中率h h=Nc/(Nc+Nm) 平均访问时间ta： =h*tc+(1-h)tm 倍率r r=tm/tc， 访问效率e e=tc/ta=tc/(h*tc+(1-h)*tm =1/(h+(1-h)*r=1/(r+(1-r)*h 为提高访问效率，命中率h越接近1越好，r=tm/tc值以5—10为宜，不宜太大。 命中率h与程序的行为、cache的容量、组织方式、块的大小有关。 * 例:CPU执行一段程序时，cache完成存取的次数为1900次，主存完成存取的次数为100次，已知cache存取周期为50ns，主存存取周期为250ns，求cache/主存系统的效率和平均访问时间。 命中率 Cache/主存系统的平均访问时间 访问