- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
通信原理课程设计报告-基于Quartus_II的HDB3码编解码设计精选
课程设计题目:基于Quartus II的HDB3码编解码设计
班 级:
学 号:
姓 名:
指导教师姓名:
设 计 地 点 :
目录
序言 3
第一章 QuartusII软件及其相关简介 4
1.1 Quartus II简介 4
1.1.1 Quartus II基本特点 4
1.1.2 Quartus II 功能介绍 4
1.2 EDA技术简介 4
1.2.1 EDA概述 5
1.2.2 EDA技术的应用 5
1.3 VHDL语言 5
1.3.1 VHDL语言简介 5
1.3.2 VHDL语言的优势 6
第二章 工作原理 7
2.1 数字基带传输原理 7
2.2 HDB3码编码原理 7
2.3 HDB3码解码原理 8
第三章 基于Quartus II的HDB3码编解码器的设计 9
3.1 HDB3编码器设计 9
3.1.1 HDB3 编码器总体设计思路 9
3.1.2 插 V 模块 9
3.1.3 插B模块 10
3.1.4 单/ 双极性转换模块 11
3.1.5 HDB3编码器整体仿真 11
3.2 HDB3解码器设计 13
3.2.1 HDB3解码器总体设计思路 13
3.2.2 检测V并去V模块 14
3.2.3 检测B并去B模块 14
3.2.4 双/单极性转换模块 15
3.1.5 HDB3解码器整体仿真 15
参考文件 17
体会与建议 18
附录 19
序言
传输数字信号的通信系统称为数字通信系统。数字通信系统以其抗干扰能力强,无噪声积累,传输差错可控,便于计算处理、变换、存储,易于加密,易于小型化、集成化等优势,成为当代通信领域的主流技术。将基带数字序列信号经过适当的码型变换后直接送入信道传输,称为基带数字序列信号传输,简称基带传输。
数字基带传输过程中,高频分量越大,对邻近信道产生的干扰就越严重,所以高频分量应该尽量少;另外,传输中直流或低频信号衰减快,信号传输一定距离后会严重畸变,所以不应含有直流或低频频率分量。除此之外,为方便从接收到的基带信号中提取同步信息,还应包含定时频率分量。
由于HDB3码具有无直流分量,低频成分少,连0的个数不超过三个,对定时信号的恢复十分有利,具有内在的检错能力等优点,根据上述数字基带传输的特点可知:HDB3码是比较适合基带传输码型之一。在该实验报告中,介绍了使用VHDL语言实现HDB3码的编码器和解码器的功能。
QuartusII软件及其相关简介
Quartus II简介
1.1.1 Quartus II基本特点
Quartus II软件可以在XP、Linux以及Unix上使用,提供了完善的用户图形界面设计方式,具有运行速度快,界面统一,功能集中,易学易用等特点。此外,Quartus II支持Altera的IP核,使用户可以充分利用成熟的模块,简化了设计的复杂性、加快了设计速度。还有,Quartus II 通过DSP Builder工具与Matlab/Simulink相结合,可以方便地实现各种DSP应用系统;支持Altera的片上可编程系统(SOPC)开发,集系统级设计、嵌入式软件开发、可编程逻辑设计于一体,是一种综合性的开发平台。如今,Quartus II 作为一种可编程逻辑的设计环境, 由于其强大的设计能力和直观易用的接口,越来越受到数字系统设计者的欢迎。
1.1.2 Quartus II 功能介绍
Quartus II提供了完全集成且与电路结构无关的开发包环境,具有数字逻辑设计的全部特性和以下一些功能:可利用原理图、结构框图、VerilogHDL、AHDL和VHDL完成电路描述,并将其保存为设计实体文件;具有完备的电路功能仿真与时序逻辑仿真工具以及定时/时序分析与关键路径延时分析。此外,还支持软件源文件的添加和创建,并将它们链接起来生成编程文件,通过组合编译方式可一次完成整体设计流程;并且能够自动定位编译错误和能生成第三方EDA软件使用的VHDL网表文件和Verilog网表文件等。
1.2 EDA技术简介
1.2.1 EDA概述
EDA是电子设计自动化(Electronic Design Automation)的缩写,在20世纪60年代中期从计算机辅助设计(CAD)、计算机辅助制造(CAM)、计算机辅
文档评论(0)