最新简易数字信号传输性能分析仪.doc

  1. 1、本文档共22页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
最新简易数字信号传输性能分析仪

2011年全国大学生电子设计竞赛 【组】 20年9月6日 摘 要目 录 1 1 1.1 信号发生模块的论证与选择 1 1.2 低通滤波器的论证与选择 1 1.3 电源模块的论证与选择 2 2系统理论分析与计算 2 2.1 低通滤波器设计 2 2.1.1 定义: 2 2.1.2带外衰减: 2 2.2 m序列数字信号 2 2.2.1 定义: 2 2.2.2 特性: 3 2.2.3 产生: 3 2.3同步信号提取 3 2.3.1 定义: 3 2.3.2 原理: 3 2.3.3 通过数字锁相环同步频率 4 2.4眼图显示方法: 4 2.42成因: 4 2.43 作用: 4 3电路与程序设计 4 3.1电路的设计 4 3.1.1系统总体框图 4 3.1.2 数字信号发生子系统框图与电路原理图 5 3.1.3 信号处理子系统框图与电路原理图 6 3.1.4电源 7 3.2程序的设计 8 3.2.1程序功能描述与设计思路 8 3.2.2程序流程图 8 4测试方案与测试结果 10 4.1测试方案 10 4.2 测试条件与仪器 11 4.3 测试结果及分析 11 4.3.1测试结果(数据) 13 4.3.2测试分析与结论 15 附录1:电路原理图 16 附录2:源程序 17 简易数字信号传输性能分析仪(E题) 【组】 1系统方案 本系统主要由模块、模块电源模块组成,下面分别论证这几个模块的选择。 1.1 的论证与选择 方案一: 方案二: 方案三: 综合以上三种方案,选择方案三。 1.2 的论证与选择 方案一: 方案二: 方案三: 综合以上三种方案,选择方案三。 1.3 的论证与选择 方案一:方案二:±5v,±12v几种从方便使用,便于与系统集成 综合考虑采用。 1.的论证与选择 方案一:很高的灵活性和可靠性,可以提高集成度和设计速度,增强系统的整体性能方案二:综合考虑采用。 2系统理论分析与计算 2.1 2.1.1 定义: 让某一频率以下的信号分量通过,而对该频率以上的信号分量大大抑制的电容、电感与电阻等器件的组合装置。2.1.2带外衰减:理想情况下带外(通带以外,或称阻带,应该去除过度带)幅度为0,但是实际上带外仍有一定的很小的幅度,这个幅度的最大值称为带外衰减,记为Alphaps. 2.2 m序列数字信号 2.2.1 定义: m序列是最简单,最容易实现的一种周期性伪随机序列,又被称作最长线性移位寄存器序列,它是由带线性反馈的移存器产生的周期最长的一种序列。它的周期是,n是移位寄存器的级数。m序列是一伪随机序列,具有与随机噪声类似的尖锐自相关特性,但它不是真正随机的,而是按一定的规律形式周期性地变化。m序列的产生: 图x m序列的产生 2.2.2 特性: 随机性和自相关特性。 2.2.3 产生: 由图得移位寄存器、反馈抽头及模2加法器组成的,利用verilog编写的D触发器用门级结构产生m序列。(1)m序列:最长线性反馈移存器序列的简称。 (2)要构成m序列发生器,关键是确定其特征多项式,并且特征多项式为本原多项式。 n级线性反馈移存器能产生的m序列(p 2n-1)的充要条件是: 移存器的多项式f(x)为本原多项式。 f(x)为既约多项式(即不能分解因式的多项式); f(x)可整除(xp+1), p=2n-1; f(x)除不尽(xq+1), qp。 则称f(x)为本原多项式。 2.3同步信号提取 2.3.1 定义: ?锁相环路是一种反馈电路,锁相环的英文全称是Phase-Locked Loop,简称PLL。其作用是使得电路上的时钟和某一外部时钟的相位同步。锁相环是一种非常有用的同步技术,因为通过锁相环,可以使得不同的数据采集板卡共享同一个采样时钟。2.3.2 原理: 锁相环路是一个相位反馈自动控制系统。它由以下三个基本部件组成:鉴相器(PD)、环路滤波器(LPF)和压控振荡器(VCO)。其组成方框图如下所示。 2.3.3 通过数字锁相环同步频率 2.4眼图显示方法: 图x 眼图2.41观察眼图的方法是: 用一个示波器跨接在接收滤波器的输出端,然后调整示波器扫描周期,使示波器水平扫描周期与接收码元的周期同步,这时示波器屏幕上看到的图形像人的眼睛眼图的成因:由于示波器的余辉作用,扫描所得的每一个码元波形将重叠在一起,从而形成眼图。眼图 的 “眼睛” 张开的大小反映着码间串扰的强弱。 “眼睛”张的 越大,且眼图越端正,表示码间串扰越小;反之表示码间串扰越大。3电路与程序设计 3.1电路的设计 3.1.1系统总体框图系统总体框图如图所示,图 系统总体框图3.1.2 数字信号发生子系统框图与电路原理图 1、系统子系统框图图 FPGA数字信号发生子系统子系统框图3

文档评论(0)

liwenhua11 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档