用PLD器件GAL20V8芯片实现简单逻辑门电路.doc

用PLD器件GAL20V8芯片实现简单逻辑门电路.doc

  1. 1、本文档共6页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
用PLD器件GAL20V8芯片实现简单逻辑门电路

GAL芯片应用示例 在开放本科计算机组成课程实验中要求进行指令扩展实验,扩展指令控制信号代码写入到印制板上的7个GAL中,也可以写入到MACH中。在实验过程中发现要完成此项实验除了学好控制器的设计之外,也要求学生应先具备必要的PLD、CPLD的一些基本知识。在此设计了几项用PLD器件GAL20V8芯片实现的简单逻辑门电路实验,并给出这些逻辑门电路实验的FM实现。将此用作必要的实验技能训练,可以更好的完成指令扩展实验,提高实验能力。 用PLD器件GAL芯片进行电子电路设计的一般步骤。 GAL是一种E2CMOS工艺的PLD器件,在用它实现数字电路或数字系统时,可按如下步骤进行: 1、定义所设计电路的逻辑功能。 根据设计要求,得出一个简洁而完整的逻辑功能描述——逻辑函数式、真值表、状态图及逻辑图等。 按GAL 编程器使用的汇编语言(如FM或ABEL汇编语言)编写汇编源文件。所谓GAL器件的编程,就是在GAL的端口给出地址信号、数据信号及编程电压等信息。如果没有相应的开发软件和硬件的支持,GAL的编程几乎是不可能的。 编程器的汇编软件FAST MAP(FM.EXE)将用户的布尔代数式翻译成标准JEDEC码,这是一个标准的可编程数据转换到硬件编程器的数据文件。并产生目标文件(JED文件)、熔断图文件(PLT文件)及列表文件(LST文件)。 4、将JED文件固化到GAL芯片上(或从GAL芯片得到JED文件)。 二、用PLD器件GAL20V8芯片实现的简单逻辑门电路功能 (一)一位全加器 列出全加器功能表。 功能表: Xn Yn Cn-1 Fn Cn 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1 其中Xn,Yn:参加运算的操作数,Cn-1:低位来的进位, Fn:全加和,Cn:进位输出。 由功能表可得全加和Fn和进位输出Cn的表达式: Fn=Xn/Yn/Cn-1+/XnYn/Cn-1+/Xn/YnCn-1+XnYnCn-1 Cn=XnYn/Cn-1+ Xn/YnCn-1+ /XnYnCn-1+ XnYnCn-1 对Cn化简得Cn=XnYn+XnCn-1+Yn Cn-1 按照FM软件格式写出一位全加器逻辑功能描述 此电路要求3个输入端(Xn、Yn、Cn-1)和2个输出端(Fn、Cn)。如下的逻辑功能描述使用GAL20V8的2、3、4引脚作为输入端,15、16引脚作为输出端。 GAL20V8 Full Adder 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 NC Xn Yn Cn-1 NC NC NC NC NC NC NC GND NC NC Fn Cn NC NC NC NC NC NC NC VCC Fn=Xn*/Yn*/Cn-1+/Xn*Yn*/Cn-1+/Xn*/Yn*Cn-1+Xn*Yn*Cn-1 Cn=Xn*Yn+Xn* Cn-1+Yn* Cn-1 DESCRIPTION 验证 (二)用GAL器件实现G=A*B*C+D*E*F的功能 此电路要求6个输入端和1个输出端。如下的逻辑功能描述使用GAL20V8的2、3、4、5、6、7引脚作为输入端,15引脚作为输出端。 GAL20V8 AND/OR LOGIC 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 NC A B C D E F NC NC NC NC GND NC NC G NC NC NC NC NC NC NC NC VCC G=A*B*C+D*E*F DESCRIPTION (三)用GAL20V8器件实现2-4译码器线路的功能 1、2-4译码器的逻辑功能 功能表 输 入 输 出 /ST A1 A0 Y3 Y2 Y1 Y0 1 X X 1 1 1 1 0 0 0 1 1 1 0 0 0 1 1 1 0 1 0 1 0 1 0 1 1 0 1 1 0

文档评论(0)

sunshaoying + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档