原创力文档- 1、本文档共9页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
M74HC51B1R,M74HC51RM13TR,M74HC51RM13TR, 规格书,Datasheet 资料12
M74HC51
DUAL 2 WIDE 2 INPUT AND/OR INVERT GATE
HIGH SPEED:
tPD = 11ns (TYP.) at VCC = 6V
LOW POWER DISSIPATION:
ICC = 1µA(MAX.) at TA=25°C
HIGH NOISE IMMUNITY:
VNIH = V NIL = 28 % VCC (MIN.)
DIP SOP TSSOP
SYMMETRICAL OUTPUT IMPEDANCE:
|IOH| = IOL = 4mA (MIN)
BALANCED PROPAGATION DELAYS:
ORDER CODES
tPLH ≅ tPHL
WIDE OPERATING VOLTAGE RANGE: PACKAGE TUBE T R
VCC (OPR) = 2V to 6V DIP M74HC51B1R
PIN AND FUNCTION COMPATIBLE WITH SOP M74HC51M1R M74HC51RM13TR
74 SERIES 51 TSSOP M74HC51TTR
DESCRIPTION
The internal circuit is composed of 3 stages (2
The M74HC51 is an high speed CMOS DUAL 2 INPUT) or 5 stages (3 INPUT) including buffer
WIDE 2 INPUT AND/OR INVERT GATE output, which enables high noise immunity and
fabricated with silicon gate C2MOS technology. stable output.
It contains a 2-WIDE 2-INPUT AND/OR INVERT All inputs are equipped with protection circuits
GATE and a 2-WIDE 3-INPUT AND/OR against static discharge and transient excess
INVERT GATE. voltage.
PIN CONNECTION AND IEC LOGIC SYMBOLS
August 2001 1/9
芯天下--/
M74HC51
INPUT AND OUTPUT EQUIVALENT CIRCUIT PIN DESCRIPTION
文档评论（0）