异步时序逻辑电路设计实验报告.docVIP

异步时序逻辑电路的设计 实验目的 熟悉并掌握脉冲异步逻辑电路的分析方法，加深对异步时序逻辑电路的理解，掌握时序逻辑电路的设计方法及如何消除临界竞争。 实验器材 二输入与非门74LS00 反向器 74LS04 三输入与非门 74LS10 实验内容 用电平异步时序逻辑电路实现下沿触发的D触发器 典型输入时间图如下： X2(CP) X1(D) Z(Q) 实验步骤 建立原始流程表按照输入信号的变化进行时间的划分，由题意可知设立8中不同状态，见上图 画出原始流程表： 状态 激励状态及输出 X2X1 00 01 11 10 1 ①/0 2/0 D/d 3/0 2 1/0 ②/0 4/0 d/d 3 1/0 d/d 4/0 ③/0 4 d/d 5/d ④/0 3/0 5 8/1 ⑤/1 6/1 D/d 6 d/d 5/1 ⑥/1 7/1 7 1/d d/d 6/1 ⑦/1 8 ⑧/1 5/1 d/d 7/1 化简流程表 2 Y 3 Y Y 4 2,5 2,5 Y 5 N N N N 6 N N N N Y 7 N N N N Y N 8 N N N N Y Y N 1 2 3 4 5 6 7 画出状态合并图： 选择最小闭覆盖{（231）（4）（568）（7）}并且用ABCD分别表示： 画出状态相邻图; A D B C 状态编码设二次状态用y2y1表示，用00,01,11,10分别表示A,B,C,D四种状态，最简二进制流程表如图; 二次状态 Y2Y1 激励函数/Y2Y1和输出Z X2X1=00 X2X1=01 X2X1=11 X2X1=10 00 00/0 00/0 01/0 00/0 01 Dd/d 11/d 01/0 00/0 11 11/1 11/1 11/1 10/1 10 00/d dd/d 11/1 10/1 画出卡诺图并求出激励函数和输出函数; Y2； 00 01 11 10 00 0 0 0 0 01 d 1 0 0 11 1 1 1 1 10 0 d 1 1 Y2= Y1; 00 01 11 10 00 0 0 1 0 01 d 1 1 0 11 1 1 1 0 10 0 0 1 0 Y1= Z 00 01 11 10 00 0 0 0 0 01 d d 0 0 11 1 1 1 1 10 d 1 1 1 Z=y2; 根据激励函数和输出函数画出电路图： 按照电路图连接号电路，并且验证结果是否与设计相符。 实验体会 通过这次实验，了解了异步的相关知识，懂得了异步电路的处理办法。提高了自己在电路方面的技能。 6 7 6 8 5 5 5 4 3 1 7 6 1 2 3 5 4 1 2 1 8 3 7 4 5 6 0 1 Y2 A D C B Y1 0 1 Y2Y1 X2X1 Y2Y1 X2X1 X2X1 Y2Y1 X Z Y 1 Y1