时序逻辑电路教案.doc

课题 7.5时序逻辑电路 教学 目标 【知识目标】 时序逻辑电路的作用及原理 　 【能力目标】 1 .二进制计数器 2. 并行输入、并行输出寄存器 【德育目标】　培养学生抽象思维的能力　　 教 学 重 点 二进制计数器 教学难点 并行输入、并行输出寄存器 教 学 时 间 2课时（第20周） 教具准备 导线、电源、二极管 教学组织与实施 教师活动 学生活动 【新课导入】 【新课讲授】 1. 时序逻辑电路的概念 组合逻辑电路 电路的输出状态只由同一时刻的电路输入状态决定，与电路的原状态无关。 时序逻辑电路 电路的输出状态不仅与同一时刻的输入状态有关，也与电路原状态有关。 同步时序电路 各触发器都受到同一时钟脉冲控制，所有触发器的状态变化都在同一时刻发生； 异步时序电路 各触发器没有统一的时钟脉冲(或者没有时钟脉冲)，各触发器状态变化不在同一时刻发生。 2.二进制计数器 (1)异步二进制加法计数器 低位触发器的Q端接至高位触发器CP端。 在计数前，Q3Q2Q1Q0?=??0000；第一个脉冲输入后，Q3Q2Q1Q0??=?0001；第二个脉冲输入后，Q3Q2Q1Q0?=??0010；第三个脉冲输入后，Q3Q2Q1Q0??=?0011，……，第16个脉冲输入后，Q3Q2Q1Q0??=?0000，下一个脉冲来时，进入新的计数周期。 计数器所累计的输入脉冲个数是： N?=?Q3?(?23?(?Q2?(?22?(?Q1?(?21?(?Q0?(20由于上述计数器在计数过程中各触发器是由低位到高位逐级翻转，因此计数速度受到限制。 (2)同步二进制加法计数器 每个触发器的状态转换均与输入脉冲同步，因此计数速度较快。在计数脉冲输入时，各触发器在J 、K都为0时，输出状态不变；J、K都为1时，每输入一个脉冲，输出状态改变一次。 3. 并行输入、并行输出寄存器 四个触发器的时钟输入端连在一起，受时钟脉冲的同步控制；D0?D3是寄存器并行的数据输入端，输入四位二进制数； Q0?Q3是寄存器并行的输出端，并行输出四位二进制数码。CP上升沿出现时，Q0Q1Q2Q3???D0D1D2D3，二进制数存入寄存器中。n位二进制数是同时输入到寄存器的输入端，在输出端同时得到n位二进制输出数据。因此称为并行输入、输出寄存器。 【课堂小结】 组合逻辑电路的电路的输出状态只由同一时刻的电路输入状态决定，与电路的原状态无关。时序逻辑电路的电路的输出状态不仅与同一时刻的输入状态有关，也与电路原状态有关。二进制计数器分为异步二进制加法计数器和同步二进制加法计数器。 并行输入、并行输出寄存器的四个触发器的时钟输入端连在一起，受时钟脉冲的同步控制。 【布置作业】 课后习题193页第10题 板书设计 教学随笔 1. 时序逻辑电路的概念 组合逻辑电路 时序逻辑电路 同步时序电路 异步时序电路 2.二进制计数器 3. 并行输入、并行输出寄存器