直接数字耦合器(DDS)设计.docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
直接数字耦合器(DDS)设计

编号 DSP 课 程 设 计 论 文 ( 20 届本科) 题   目: 系(部)院: 物理 专   业:电子信息 作者姓名: 指导教师: 职称 完成日期: 20 年 月 2 日 (1) 其中指该信号发生器的输出波形,指输出信号对应的频率。上式的表述对于时间t是连续的 ,为用数字逻辑实现该表达式,必须进行离散化处理。用基准时钟CLK进行抽样,令正弦信号的相位: (2) 在一个clk周期内,相位的变化量为: (3) 其中指clk的频率,对于,可以理解成“满”相位。为对进行数字量化,吧切割成份,由此,每个clk周期的相位增量可用量化值来表述为 (4) 且为整数。与(9-3)式联立,可得到: , (5) 显然,信号发生器的输出可描述为: (6) 其中,指前一个clk周期的相位值,同样可以得出 (7) 由上推到可以看出,只要对量化值进行简单的累加运算,就可以得到正弦信号的当前相位值;用于累加的相位增量量化值决定了信号的输出频率,并呈现简单的线性关系: 故而,相位量化又称为频率字输入。DDS的频率分辨率为: 根据以上原理可以得到如下图所示基本的DDS结构图: 下面给出一些关于基本DDS结构的常用参量计算。 由DDS工作原理推导的公式中很容易得出输出频率的计算: 上式是频率输入字,是系统基准时钟的频率值,N是相位累加器的数据位宽,也是频率输入字的数据位宽。 DDS的模块设计 在Simulink中新建一个模型,调用DSP Builder模块构成如下图的基本DDS子系统Subsystem 图中,DDS子系统SubDDS共有三个输入,分别为Freqword(频率字输入)、Phaseword(相位字输入)和Amp(幅度控制输入);一个输出,为DDSout。输入/输出模块参数设置如下截图: 1、Freqword模块 2、Phaseword模块 3、Amp模块 4、DDSout模块 5、Parallel Adder Subtractor模块 6、Delay模块 7、ROM模块 8、Product模块 9、Bus Conversion模块 10、Bus Conversion1模块 构建好以后全选,鼠标右键点击选create subsystem 可以得到如下图的子系统: 配置、仿真 1、配置DDS输入信号,进行仿真 对于本设计,fclk=1Hz,fout=fclk*F/232Hz,若输入fword=228 则 fout=1/16Hz,即周期T=16 配置好以后可以得到仿真图如下: 2、在上图的基础上还可以进行FSK调制器设计 二进制数字频率调制(2FSK)是利用二进制数字基带信号控制载波进行频谱变换的过程。由于FSK调制器实际上是DDS的简化的应用模型,因此可作如下更改,如图: 设置好各项参数后可以得到仿真图如下: 由上图可以看出上面方波没变化一次,则下面的正弦波的频率就做相应的改变。 6

文档评论(0)

xy88118 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档