第2章DSP处理器的发展及典型DSP芯片的介绍2008.pptVIP

第二章 DSP处理器的发展及典型芯片介绍 DSP处理器实现高速运算的途径 DSP体系结构的发展 定点和浮点DSP概述 新推出的DSP核和DSP处理器 系统的芯片集成（SoC） DSP处理器已经成为许多通信、消费类、医疗以及工业产品中的关键器件。 随着DSP处理器应用范围的不断扩大，DSP产品的市场格局正在发生着改变： 1998年底，LUCEN和MOTOROLA联合开发高性能的16位定点DSP核－－Start* Core，应用于以Internet为代表的数据通信等。 1999年初，INTEL和AD公司联合开发高性能的DSP核，主要应用于视频、图像、声音信号的处理和各种嵌入式的通信系统。 1999年初，TI公司与MIPS公司合作发展新系列的DSP核和处理器。 …… 市场对DSP工程师的需求急剧增大 2.1 DSP处理器实现高速运算的途径 硬件乘法器及乘－加单元 多个执行单元 高效的存储器访问 定点的数据格式 零开销循环 数据流的线性I/O 专门的指令集 2.1.1 硬件乘法器及乘－加单元 在数字信号处理中，需要进行大量乘加运算，比如求卷积、相关、FFT等运算中。 通用微处理器中做乘法运算是通过一系列移位和加法运算来实现的，需要多个机器周期。 DSP中具有专门的硬件设备－乘法器和专用乘法指令，可以在单机器周期内完成一次乘法运算。 2.1.2 多个执行单元 在DSP的应用中通常需要进行大量复杂的数字计算。 DSP处理器中往往包含若干可独立执行的单元，进行并行的处理。比如，在大多数DSP核中，包含ALU单元，shifter（移位器）和MAC单元等，它们可以并行运行。 2.1.3 高效的存储器访问 为提供高速的指令周期，要求DSP具有与之配套的高的存储器宽度。 DSP具有的哈佛结构将指令和数据分开存储，允许在单周期内并行地取指令和操作数。 对双操作数指令采用特别的方法－－加入指令cache（高速缓存）来处理。 具有专门的硬件来支持存储器地址计算，并且这些地址产生单元（DAG）与DSP处理器的主要执行单元并行工作。 2.1.4 定点的数据格式 大多数的DSP处理器采用定点数据格式，在这种格式中，小数点位于数据字里的固定位置。 采用定点DSP可以降低开发成本及功耗。 大多数定点DSP都采用16位数据字，有些采用20、24、甚至32位数据字。 为了保证使用定点数据时的信号质量，DSP处理器都有专门的硬件和软件操作，保证一系列运算后的数据精度。 2.1.5 零开销循环 DSP算法中常常需要进行大量的循环处理。因此DSP为循环操作提供了高效的支持，可以在无须花费任何时钟周期的情况下进行循环。 2.1.7 专门的指令集 传统的DSP处理器的指令集都允许在单个指令里并行完成若干个操作。 指令很短，使用最少的存储器单元，并且包含最多的操作。 DSP的开发不能完全使用高级语言，因为它们往往并不适用来描述DSP的算法，会造成编译困难和代码量增大等问题。 2.2 DSP硬件结构发展趋势 通用DSP的结构特征 DSP结构的不断完善（Enhanced DSP) DSP结构的发展趋势－高度并行化处理 超长指令DSP（VLIW DSP） 超标量体系结构DSP（Superscalar DSP） 单指令多数据（SIMD） DSP 一.通用DSP体系结构 通用DSP结构：采用哈佛结构和硬件乘法等特殊结构，为数字信号处理算法提供快速实现，从硬件上支持每个时钟周期执行一条指令，这一条指令指定DSP中多个部件的操作。通用DSP一般有一个MAC和ALU，以及少量的其它执行单元。低档产品通常工作在20～50MHz，主要用于消费电子和通信产品中。 常见的这类DSP包括ADSP－21xx、TMS320C2xx及DSP560xx，DSP16xx等。 通用DSP的结构图 通用DSP体系结构 通用DSP中的中高档产品比低档产品结构略为复杂：一般增加了桶形移位器、指令缓存等，运行在100～200MHz，常用于无线通信、高速Modem等需要中度计算能力的场合。 典型产品包括TMS320C54x等。 通用DSP中的中高档产品结构图 通用DSP的结构特征 单周期单指令 16、24位定点、32位浮点ALU和MAC 16、24位字长指令（少数32位字长） 硬件乘法/累加器 ARAU支持单操作数、双操作数寻址 片上SARAM、DARAM、ROM 两种循环或程序流程控制 其他：JTAG、Peripherals、POWER 二.增强型传统DSP 在传统DSP上扩展了其它并行执行单元，通常是第二个乘法器和加法器。一般需要更大的存储器带宽和更长的指令字，如Lucent DSP16xxx系列。 三.进一步的发展 进一步提高时钟频率 进一步提高并行处理能力－多指令执行（Multi-issue DSP）