基于VHDL的数字电压表设计学士学位论文 沈阳理工大学.docVIP

摘 要 VHDL(即超高速集成电路硬件描述语言)是随着可编程逻辑器件(PLD)的发展而发展起来的一种硬件描述语言，主要用于描述数字系统的结构、行为、功能和接口，是电子设计自动化(EDA)的关键技术之一。 它采用一种自上而下(top-down)的设计方法，即从系统总体要求出发，自上至下地逐步将设计内容细化，如划分为若干子模块，最后完成系统硬件的整体设计。它支持设计库和可重复使用的元件生成，支持阶层设计，提供模块设计的创建。VHDL设计技术对可编程专用集成电路(ASIC)的发展起着极为重要的作用。 本电压表的电路设计正是用VHDL语言完成的，完成电压数据的采集、转换、处理、显示。此次设计主要应用的软件是美国ALTERA公司自行设计的一种Quartus Ⅱ。本次所设计的电压表的测量范围是0～5V，精度为0.02V。 关键词：电子设计自动化；VHDL；A/D采集；数字电压表 Abstract VHDL (i.e., ultra high speed integrated circuit hardware description language) is with the development of programmable logic devices (PLD) and developed a kind of hardware description language, is