4位串行进位加法器.ppt

* 作业 题4.15(16选一：选择器+译码器) 题4.17(逻辑图——函数式) 题4.20（函数式——逻辑图） 题4.24（选择器——函数发生器） 题4.25（加法器——加减运算电路） 题4.27（加法器——二-十进制加法器） * 4.3.3 数据选择器 在数字信号的传输过程中，能够按照给定的地址将某个数据从一组数据中选出来的电路。 2选1 (1位地址) 4选1 (2位地址) 8选1 (3位地址) 16选1 (4位地址) 数据选择器 D0 D1 Dn Y SEL EN ... n位地址信号 * 4.3.3 数据选择器 一、真值表 （以四选一数据选择器为例） 地址码 D2 0 0 0 1 1 0 1 1 D0 D1 D3 A1 A0 Y * 4.3.3 数据选择器 二、输出表达式 Y= A1A0 D0 +A1A0 D1 +A1A0 D2 +A1A0 D3 * 4.3.3 数据选择器 三、逻辑电路图 ≥1 Y A1 1 A0 1 D3 D2 D1 D0 * 4.3.3 数据选择器 四、逻辑符号（附加控制端） A1 A0 四选一 D3 D2 D1 D0 S Y Y=[ A1A0 D0 +A1A0 D1 +A1A0 D2 +A1A0 D3]S * 双4选1数据选择器74LS153 * 数据选择器位数扩展 例：试用一片双四选一数据选择器74LS153 组成一个八选一数据选择器。 1 A2 ≥1 Y （1） （2） A1 A0 D7 D6 D5 D4 D3 D2 D1 D0 74LS153 D22 D20 D12 D10 D23 D21 S2 D13 D11 S1 Y2 Y1 A1 A0 当A2=0时，(1)部分电路工作， 可在D0 ~ D3 中选择某个数据； 可在D4 ~ D7中选择某个数据。 当A2=1时，(2)部分电路工作， * 用数据选择器设计组合逻辑电路 Y= A1A0 D0 +A1A0 D1 +A1A0 D2 +A1A0 D3 S=0 Y=[ A1A0 D0 +A1A0 D1 +A1A0 D2 +A1A0 D3]S * 用数据选择器设计组合逻辑电路 例：用4选1数据选择器实现4.2.2的交通信号灯监视电路。 交通信号灯的异常情况 * 数据选择器实现交通信号灯监视电路 * 用八选一数据选择器实现逻辑函数 用八选一数据选择器实现逻辑函数 八选一数据选择器的输出函数为 Di为数据输入端 …… * A2=A A1=B A0=C D0=D3=D5=D7=1 D1=D2=D4=D6=0 * * 4.3.4 加法器 一位加法器 一位半加器 一位全加器 多位加法器 串行进位加法器 超前进位加法器 * 一位半加器 只能将两个1位二进制数相加，不能将低位的进位信号纳入计算的加法器称为1位半加器。 真值表 0 0 0 1 1 0 1 1 0 0 1 0 1 0 0 1 A B S CO 输 入 输 出 * 一位半加器 输出逻辑表达式 逻辑图 S=AB+AB=A⊕B CO=AB 逻辑符号 =1 A B S CO * 一位全加器 定义：能将低位的进位信号纳入计算的加法器称为全加器 1位全加器真值表 输入 输出 A B CI CO S 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1 * * 一位全加器 1位全加器输出表达式： * 一位全加器 1位全加器输出表达式： * 一位全加器(74LS183) * 多位加法器 两个多位数相加时每一位都可能出现进位信号，因此，必须使用全加器. * 多位加法器——串行进位加法器 4位串行进位加法器： 1 0 0 1 1 1 0 1 1 1 1 0 1 1 1 0 0 CO ∑ CI A B S CO ∑ CI A B S CO ∑ CI A B S CO ∑ CI A B S 例如做14+7的运算： =（10101）2 = 16+4+1 =（21）10 (1110)2+(0111)2 * * 多位加法器——超前进位加法器 串行进位运算速度慢，用超前进位法可提高运算速度。 为了提高速度，若使进位信号不逐级传递，而是运算开始时，即可得到各位的进位信号，采用这个原理构成的加法器，就是超前进位（Carry Look－ahead）加法器，也成快速进位（Fast carry） 加法器。 输 入 输 出 A B CI S CO 0 0 0 0 0 0 0